有没有坛友在vivado下跑过microblaze的仿真，编译一直报错
vivado可以调用modelsim直接仿真整个设计，用起来还是很方便的。设计中加了microblaze后，编译却一直报错，无法进行仿真，试了vivado的2018.3和2020.1版本，都有这个问题附件是编译的log文件，有没有坛友在vivado下跑过microblaze的仿真，帮忙看一下是什么问题吧，非常感谢！！
你用vivado自带的sim试试。不要看不起isim，至少简单逻辑它很方便。虽说稳定性确实不够好。 wye11083 发表于 2020-7-26 23:23
你用vivado自带的sim试试。不要看不起isim，至少简单逻辑它很方便。虽说稳定性确实不够好。 ...
感谢回答！！
用vivado自带的sim确实可以跑，但是仿真时sdk生成的elf文件却一直不会被执行，也有执行Tool ->Associations elf file，但仿真就是不起效，硬件上工作正常
请教一下，是否遇到过这种情况呢，会是什么原因？ xxdd 发表于 2020-7-27 16:09
感谢回答！！
用vivado自带的sim确实可以跑，但是仿真时sdk生成的elf文件却一直不会被执行，也有执行Tool ...
mb我还真没折腾过，因为xilinx的edk工具相当难用。加的东西太多了，以至于特别庞大臃肿。另外一点是不能通用。
我一直都是自己搭soc，然后把elf转出bin，直接初始化blockram来着的。你可以考虑一下riscv，这个核目前vexriscv效率和面积差不多可以排第一，关键是通用，xilinx能用，altera能用，安路能用，高云能用，代码都不用怎么改，调一下寄存器和ram模型就搞定了。不过并不建议仿真soc软件代码，效率太低了。比如memset清除bss段，基本上需要仿真几百us才能搞定。 wye11083 发表于 2020-7-27 18:58
mb我还真没折腾过，因为xilinx的edk工具相当难用。加的东西太多了，以至于特别庞大臃肿。另外一点是不能 ...
感谢分享经验，我有空也试试你说的riscv
我遇到的问题已经找到原因了，是modelsim版本兼容性问题，之前用的10.7换成10.6d就可以了。关于elf文件仿真不起效，是需要在vivado中右击elf文件在set use in中选择是仿真还是综合，默认居然都没选，所以不起效 打赏！
庆祝论坛“打赏”功能实施， 现在开始发技术主题，可以获得打赏
https://www.amobbs.com/thread-5735948-1-1.html
页:
[1]