用铺铜包围部分蛇型走线有问题吗？
本帖最后由 ZL_electric 于 2020-7-28 17:52 编辑如题，SDRAM走线是等长的，总线经过SDRAM后继续引出，后边也是等长，只是被铺铜包围，这样有问题吗？另外，我的SDRAM为毛只能跑100MHZ，高了就启动不了，SDRAM走线正反面都有，如下图：
请高手指点，十分感谢！
补充一点：PCB没做阻抗匹配 你clk单独抽出来没有？有没有给acmd和dq分组？不分组放一起肯定不行。我ddr2从来都是随手拉不做等长跑600mbps一点问题没有。 wye11083 发表于 2020-7-28 18:21
你clk单独抽出来没有？有没有给acmd和dq分组？不分组放一起肯定不行。我ddr2从来都是随手拉不做等长跑600mb ...
CLK经0Ω电阻引至SDRAM,你说的acmd，dq分组什么意思？下边是原理部分，非常感谢指点！
ZL_electric 发表于 2020-7-28 18:32
CLK经0Ω电阻引至SDRAM,你说的acmd，dq分组什么意思？下边是原理部分，非常感谢指点！
...
分组的概念你上网查。跟电阻没关系，你不加电阻做好分组一样用。不分组没法用。 走线不一样敷铜的话对地电容不一样，这样等长没意义 这个频段，等长还不是最主要的问题，走线满足3w规则吗，大段近距离平行走线会有串扰问题，特别是阻抗匹配不佳的时候。还有走线是否跨平面，电源去耦够吗？ wye11083 发表于 2020-7-28 18:35
分组的概念你上网查。跟电阻没关系，你不加电阻做好分组一样用。不分组没法用。 ...
我看了一下分组，数据、地址、控制分开，能否用简单易懂的几句话描述一下分组布线？ ZL_electric 发表于 2020-7-29 11:15
我看了一下分组，数据、地址、控制分开，能否用简单易懂的几句话描述一下分组布线？ ...
我自己简单理解就是：
数据的发送接收需要数据准备信号，啥意思呢，就是说有一个信号说，我要发送信号了，来接收吧，过时不候。这样的信号有4组，分别指挥DAT , DAT , DAT , DAT，也就是同一组的数据和信号需要同步才能正常接收。
比如，dat和信号为一组，布线为同层，过孔都是2个，dat在另外的层，过孔4个，那dat可能数据就没接收成功，快了或者慢了。
随便说说。。。 jssd 发表于 2020-7-29 11:34
我自己简单理解就是：
数据的发送接收需要数据准备信号，啥意思呢，就是说有一个信号说，我要发送信号了 ...
差不多，数据信叫高位一组，高位的线等长，过孔一致，同理低位也是一样，都以CLK为基准做等长。 ZL_electric 发表于 2020-7-29 11:15
我看了一下分组，数据、地址、控制分开，能否用简单易懂的几句话描述一下分组布线？ ...
你的走线能满足3W（主要解决串扰），就顶和底都不要铺铜，让表层直接参考平面层，这样就不会存在阻抗问题 ghhuang 发表于 2020-7-29 15:15
你的走线能满足3W（主要解决串扰），就顶和底都不要铺铜，让表层直接参考平面层，这样就不会存在阻抗问题 ...
投板不做阻抗可否？做阻抗价格贵好多（力创做不了我的工艺） jssd 发表于 2020-7-29 11:34
我自己简单理解就是：
数据的发送接收需要数据准备信号，啥意思呢，就是说有一个信号说，我要发送信号了 ...
我这只是16bit总线，12根地址线，需要data0-7 ，8-15分组？地址0-10一组？ ZL_electric 发表于 2020-7-29 15:28
投板不做阻抗可否？做阻抗价格贵好多（力创做不了我的工艺）
投板后再测试，不做阻抗，那你至少要保证数据信号都有一个就近的回路（每两组加走一根地线），不然不仅ECM难搞不说，而且系统也不稳，到时候只能降低CPU频率 你这块不会是2层板吧， 中间层走一层完整的GND， 顶上和底部 就不用敷铜了 ghhuang 发表于 2020-7-31 15:30
投板后再测试，不做阻抗，那你至少要保证数据信号都有一个就近的回路（每两组加走一根地线），不然不仅EC ...
这次先试试阻抗板，稳定了再试不做阻抗 polarbear 发表于 2020-7-31 15:40
你这块不会是2层板吧， 中间层走一层完整的GND， 顶上和底部 就不用敷铜了
四层····· ZL_electric 发表于 2020-7-31 17:09
四层·····
4层那就很容易做阻抗，2层地，3层电源，都是阻抗层。表层可以不用铺铜 打赏！
庆祝论坛“打赏”功能实施， 现在开始发技术主题，可以获得打赏
https://www.amobbs.com/thread-5735948-1-1.html 圈内的蛇形线，覆铜都覆到蛇形里面了。
fengxin32 发表于 2020-8-6 22:28
圈内的蛇形线，覆铜都覆到蛇形里面了。
是的，这个版本有这个问题，现在已改正。铺铜要保证与走线间距大于20mil，这样对线阻抗影响可以忽略不计，我这个版本阻抗一塌胡涂 有专门的地层，信号层不要铺铜。
信号要分组布线，同组的信号尽量平行走。
等长要做，而且等长比阻抗控制更容易做到。组内等长要求更高，组间等长可以松一点。
阻抗控制可以通过线宽来达到目的。阻抗最主要的是线路上各处阻抗一致。 imliyucai 发表于 2020-8-7 11:17
有专门的地层，信号层不要铺铜。
信号要分组布线，同组的信号尽量平行走。
等长要做，而且等长比阻抗控制更 ...
非常感谢！经过这段时间细扣，你说的全是精髓
页:
[1]