有没有人做过XC6SLX16-3CSG324C + 2 X DDR3的方案，想付费购买一套硬件方案
产品只是一些简单的数据处理，但需要2个DDR3跑到800M带宽才够，由于自己这方面的经验比较少，担心DDR部分踩坑，所以想购买一套成熟的硬件方案。就是一套FPGA+DDR的核心板，提供原理图 PCB图以及基本的DDR测试代码即可，DDR速率需要达到spartan6-3的极限值800Mbps
如果哪位坛友手上刚好有类似方案，可进一步沟通 用FTG256就行。CSG324太贵了（小众）。可以配16位DDR3，但是256就只有上下两个bank走IO了，数量比较受限，但好处是1.0的BGA容易布线。对着PIN走，DQ0~DQ7，DM0，LDQS，LDQS#一组，以此类推。布线注意A/D区分开，时钟做好隔离，跑800Mbps拉一下等长，A相对于CK不超过+-10mm，D相对DQS不超过+-5mm就行。 楼上兄弟说的有道理，FTG256两片DDR2，上下bank，每片16位625mbps，还可以帮你搞下，也就是读写通道变成完全独立的两个通道 有核心板賣，好像容量更大是45的 NJ8888 发表于 2020-9-14 07:07
有核心板賣，好像容量更大是45的
有在淘宝看过，核心板都是只有一片ddr，存储带宽不够 wye11083 发表于 2020-9-14 00:02
用FTG256就行。CSG324太贵了（小众）。可以配16位DDR3，但是256就只有上下两个bank走IO了，数量比较受限， ...
感谢指教！256的IO太少了，核心板还需要65对的差分io与外界传输数据，贴子里忘了写。324的应该差不多刚够用 zynq的核心板比较多 xxdd 发表于 2020-9-14 08:10
感谢指教！256的IO太少了，核心板还需要65对的差分io与外界传输数据，贴子里忘了写。324的应该差不多刚够 ...
接俩ddr3＋65对lvds的话你还是考虑484的吧。324的io悬，再一个0.8的bga拉线困难，绕多圈很费劲（除非不差钱上8层板）。 wye11083 发表于 2020-9-14 11:15
接俩ddr3＋65对lvds的话你还是考虑484的吧。324的io悬，再一个0.8的bga拉线困难，绕多圈很费劲（除非不差 ...
是的，324想扇出所有io，还要全部差分，估计够悬 这个需求直接用484+2片ddr3吧 看一下矿机板吧,便宜,估计也能满足你的要求. wye11083 发表于 2020-9-14 11:15
接俩ddr3＋65对lvds的话你还是考虑484的吧。324的io悬，再一个0.8的bga拉线困难，绕多圈很费劲（除非不差 ...
如果用484封装的话，那是不是直接用A7系列，性价比还更高一些？
这个封装的spartan6价格感觉跟A7差不多了 xxdd 发表于 2020-9-14 18:00
如果用484封装的话，那是不是直接用A7系列，性价比还更高一些？
这个封装的spartan6价格感觉跟A7差不多了 ...
肯定的。另外安路的也可以考虑，虽然ddr核没有。哪天xilinx被禁运了就蛋疼了，我正在全面转向安路fpga。 wye11083 发表于 2020-9-14 00:02
用FTG256就行。CSG324太贵了（小众）。可以配16位DDR3，但是256就只有上下两个bank走IO了，数量比较受限， ...
1UI=1.25ns,按照你的经验说的1ns传输的距离是10cm，所以10mm的的话，眼图就缩小了100ps，那变成了1UI的大小为1.15ns。那一个系统里面，眼图多大才能够被识别？即怎么算，如果跑800Mbps拉一下等长，A相对于CK不超过+-10mm，D相对DQS不超过+-5mm就行中的+-10mm和+-5mm？ cay 发表于 2020-12-2 21:50
1UI=1.25ns,按照你的经验说的1ns传输的距离是10cm，所以10mm的的话，眼图就缩小了100ps，那变成了1UI的大 ...
保证0.7ui及以上通常可以满足ber需求。
页:
[1]