Ross_Geller 发表于 2020-10-12 12:41:02

关于射频设计时PCB布线阻抗控制的疑惑

最近要画一个走2.4G信号的PCB,因为是头一次接触这块,缺乏足够的理论实践支撑,结果还是存在太多的困惑。那么下面我就按设计中遇到的问题进行叙述,希望能够抛砖引玉。
首先,前人画的板子,局部布局是这样的:



2.4G信号从右边SMA端子S4进来后,经过C70到U17功分器,再经过R29分为两路。假设布线线宽按照50欧阻抗设计,那么,元器件焊盘宽度显著大于线宽,会导致阻抗突变。在类似设计中,为了缓解这个问题,往往将PCB线宽设计成与RC元件焊盘宽度相当,比如下图的设计:



可以看到,为了后期进行阻抗匹配,还预留了串并联元器件的焊盘(阻抗匹配这部分知识就不介绍了,和这个帖子关系不大)。根据这个思路,准备用JLC的4层板打样,RLC元件打算采用0402封装。为了设计与0402焊盘宽度20mil相近的50欧姆线宽,使用SI9000软件尝试了JLC多种规格的板材与模型,发现都很难获得比较理想线宽,最接近的是下图:




板材选用0.8厚度的JLC7628结构4层板,采用共面波导、隔层参考的方式,H1根据标称0.265mm换算得到10.433mil,H2标称0.2mm,换算得到7.874mil,但是JLC建议值7.1mil,这里就按7.1mil填写。D1设置为8mil,得到了21mil的线宽,和预期的20mil焊盘宽度相当。为了验证阻抗不连续对信号产生的影响,我尝试了ADS仿真,将Altium设计的PCB文件导出并导入到ADS中进行S参数仿真,然而可能是软件使用错误,测试的结果很奇怪(注:这个仿真测试并没有采用上面计算的模型,而是简单的微带结构,仿真过程这里不细说,做成了文档放在帖子附件里,感兴趣的可以看一下):





S11出现了正值,S12在2.4G也有3.3dB的损耗,这很不正常,最终没掌握正确的仿真方法,就打算打样一个板子然后借一台网分实测一下。然而,在使用接插件的时候,又遇到了焊盘宽度大于预设线宽的情况,如图所示:



这里打算采用MCX端子,市面上这种端子焊接处针的宽度0.9mm,约为35.4mil,没找到细针的MCX连接器。为了缓解阻抗突变,不得不把第三层对应位置也挖空。更严谨的做法应该是采用细针的端子。这只是一个简单的阻抗测试条,在实际电路设计中,如果遇到多处类似情况,处理起来耗时耗力,为照顾阻抗而进行大量的隔层参考、挖空覆铜也可能会导致铺铜区域的不完整从而导致新的问题。在实际设计中,可能要在性能、成本等方面进行权衡与取舍。板子还没打样,这个测试样条也可能存在设计问题,因此想发帖讨论一下。
想要讨论的问题如下:
1、        在实际电路设计中,阻抗不连续带来的影响有多大,我也问了一些人,有人说不必在意,也有人说需要认真对待,遇到了小马过河的情况。
2、        有没有人实际测试验证过JLC四层板的阻抗,能否给出一个类似的设计参考。

longls 发表于 2020-10-12 13:06:08

JLC不是不做阻抗匹配么,一般厂家会根据情况调整,就算PCB上做的不是50Ω。

clesun 发表于 2020-10-12 13:21:11

影响不大,线又不是太长。如果你担心可以做个泪滴或者三角改良下阻抗突变,7G的信号按照你图上的方法。如果有仪器还是上仪器,频谱仪/网分

Ross_Geller 发表于 2020-10-12 17:37:32

clesun 发表于 2020-10-12 13:21
影响不大,线又不是太长。如果你担心可以做个泪滴或者三角改良下阻抗突变,7G的信号按照你图上的方法。如果 ...

PCB布线距离引起的线损一般不大,我是对阻抗突变导致反射的损耗没有概念,打算买个业余VNA测一下,方法还在学习中。

1a2b3c 发表于 2020-10-12 17:56:30

你那点焊盘就纠结了?理还懒得理他呢,你可以看到现在的一些器件的封装管脚反而是很小的了,比线还窄,那咋整?懒得理它:)
真要较真就做个渐变就完了,

h572 发表于 2020-10-12 20:02:50

前后加个电容,把那个阻抗突变做成个LPF!

marker 发表于 2020-10-12 20:19:38

小于1/8波长影响不大,不必太在意。

Ross_Geller 发表于 2020-10-12 20:40:54

h572 发表于 2020-10-12 20:02
前后加个电容,把那个阻抗突变做成个LPF!

听到别人这么说过,能具体讲一下吗?

cddyy 发表于 2020-10-12 22:57:37

请问楼主,U17功分器是啥型号呢?

Ross_Geller 发表于 2020-10-13 08:52:32

cddyy 发表于 2020-10-12 22:57
请问楼主,U17功分器是啥型号呢?

SCN2-27+
紫薯补丁

cddyy 发表于 2020-10-13 10:03:35

Ross_Geller 发表于 2020-10-13 08:52
SCN2-27+
紫薯补丁

谢谢解答。

womenhome 发表于 2020-10-13 15:38:26

Ross_Geller 发表于 2020-10-13 08:52
SCN2-27+
紫薯补丁



没看到供电引脚?

信号耦合在电源上?

Ross_Geller 发表于 2020-10-13 15:59:14

womenhome 发表于 2020-10-13 15:38
没看到供电引脚?

信号耦合在电源上?

无源器件哈。在射频电路中,不需要供电的芯片挺常见的。

Ross_Geller 发表于 2020-10-15 12:38:55

h572 发表于 2020-10-12 20:02
前后加个电容,把那个阻抗突变做成个LPF!

找了本书,是类似这个思路吧?


h572 发表于 2020-10-15 17:05:36

是的,类似,

Ross_Geller 发表于 2020-10-15 18:51:22

h572 发表于 2020-10-15 17:05
是的,类似,

不过还有一个问题,我为了减小传输损耗,想尽量把阻抗做成一致连续。这里把阻抗突变做成滤波器,那滤波器的带内衰减和之前阻抗不连续导致的信号损失,是不是也要权衡一下?没做过这块,没什么概念。

liuxiangyub 发表于 2020-10-16 09:18:23

MARK
学习一下。
页: [1]
查看完整版本: 关于射频设计时PCB布线阻抗控制的疑惑