在一个参考设计上看到DDR3差分时钟的终端用了阻容网络，有什么意义？
我常规做法都是直接100R电阻，但在一个参考设计上，看到用了如下图所示的阻容网络请问一下，这样做的意义什么？
降低直流功耗 cocom 发表于 2020-10-28 15:52
降低直流功耗
降低直流功耗？
直流走的是电阻，电阻值不到100欧，怎么降低功耗了？ xxdd 发表于 2020-10-28 16:42
降低直流功耗？
直流走的是电阻，电阻值不到100欧，怎么降低功耗了？
串了电源端的电容后，总线上静态时，不会从电源端吸收电流了，即没有直流的上拉或下拉电流了
cocom 发表于 2020-10-28 18:37
串了电源端的电容后，总线上静态时，不会从电源端吸收电流了，即没有直流的上拉或下拉电流了
...
兄弟，那个100r电阻是悬空的，不是接电源的，不会产生漏电，不要混淆了。所有pc的内存条都是100r电阻端接的，从来没有这种拓扑。 本帖最后由 nokia007 于 2020-10-29 00:42 编辑
wye11083 发表于 2020-10-28 22:36
兄弟，那个100r电阻是悬空的，不是接电源的，不会产生漏电，不要混淆了。所有pc的内存条都是100r电阻端接 ...
udimm和sodimm规范是楼主位这样的。共模端接方式相较于只跨接一个80~100欧端接电阻的优点就是降低了VIX过零电压。如果不要这个电容，那就要端接到VTT上而不是vdd或gnd以避免在端接电阻上出现接近1.5V的压降，跟addr/cmd/ctrl信号一样的道理。然而这样做又会污染vtt。 addr/cmd/ctrl端接到0.75的VTT一方面可以降低平均功耗，另一方面可以减轻驱动器端的压力，改善上升沿下降沿质量。 nokia007 发表于 2020-10-29 00:37
udimm和sodimm规范是楼主位这样的。共模端接方式相较于只跨接一个80~100欧端接电阻的优点就是降低了VIX过 ...
学到了，感谢分享！ wye11083 发表于 2020-10-28 22:36
兄弟，那个100r电阻是悬空的，不是接电源的，不会产生漏电，不要混淆了。所有pc的内存条都是100r电阻端接 ...
6楼坛友说的规范就是这样
是否实际应用中，直接100R端接就行了，没必要用这样的阻容网络？ nokia007 发表于 2020-10-29 00:37
udimm和sodimm规范是楼主位这样的。共模端接方式相较于只跨接一个80~100欧端接电阻的优点就是降低了VIX过 ...
很抱歉我只看到了JEDEC的推荐用法，但是从任何JEDEC文档都没有找到你所谓的降低Vix过零电压的说明。
页:
[1]