论坛首页 › FPGA › 需封装自定义的Axi总线IP， 请推荐一个verilog的模板

swdebug 发表于 2021-3-1 09:40:38

需封装自定义的Axi总线IP， 请推荐一个verilog的模板

xilinx vivado平台，通过ip向导可以生成一个默认4寄存器的自定义ip， 但是读和写的对外接口还是不清楚怎么对接

希望有搞过的朋友推荐一个模板， 参考下..{:hug:}

笑笑我笑了 发表于 2021-3-1 09:52:35

vivado有自带例子的

swdebug 发表于 2021-3-1 09:56:11

笑笑我笑了 发表于 2021-3-1 09:52
vivado有自带例子的


自带生成的ip能读写四个寄存器， 但是看的有点不明白， 常规的读寄存器和写寄存器的方法（对接方法）， 希望有个参考的例子

wye11083 发表于 2021-3-1 10:50:52

swdebug 发表于 2021-3-1 09:56
自带生成的ip能读写四个寄存器， 但是看的有点不明白， 常规的读寄存器和写寄存器的方法（对接方法），...

那你直接参考axi amba协议规范。

denike 发表于 2021-3-1 15:36:41

swdebug 发表于 2021-3-1 09:56
自带生成的ip能读写四个寄存器， 但是看的有点不明白， 常规的读寄存器和写寄存器的方法（对接方法），...

生成AXI总线IP后 直接内存地址映射读写就可以啦。

查看完整版本: 需封装自定义的Axi总线IP， 请推荐一个verilog的模板