xxdd 发表于 2021-3-2 16:32:24

有没有人用过Artix-7 pll的动态重配置功能，重配置后lock信号为什么会一直为低？

调pll的动态配置功能时，遇到个很奇怪的问题，我用microblaze通过axi接口配置pll的寄存器，第一次配置是正常的，配置指令会被正确响应
但第二次配置后，pll的lock信号就会一直为低了，输出时钟全部没有了，即使复位pll模块，也不会恢复正常，只有重新下载fpga程序pll才能恢复工作，用modelsim仿真，功能就都是正常的。
大家没有遇到过类似问题，请分享一下经验吧，非常感谢！！

wye11083 发表于 2021-3-2 17:34:16

仔细看手册，pll要先复位再配置，否则会出问题。

xxdd 发表于 2021-3-2 18:20:23

wye11083 发表于 2021-3-2 17:34
仔细看手册，pll要先复位再配置，否则会出问题。

还真是，感谢提点，怪不得刚下载程序就能配置进去呢
页: [1]
查看完整版本: 有没有人用过Artix-7 pll的动态重配置功能，重配置后lock信号为什么会一直为低？