问题反馈，4层板做了二次报废二次。
本帖最后由 JLC_机械加工 于 2021-8-11 11:42 编辑在嘉立创做了4层板，客编1207968A。报废二次，也没有情况说明，是设计有问题还是什么？项目等了二周。第一次碰到这种情况，工艺改进，服务质量也要跟上呀。
经坛友同意，将板子设计图贴出部分供大家参考：
先确定报废的位置，我觉得这种情况大概率是 设计的时候安全距离没有保障好 如果设计有问题，第二次了，也要和我们沟通了。
二期电镀夹膜报废。工程师反馈在软件看到的 LZ您好，这个单我们这边跟下。安排加急做PCB。 首先非常抱歉因为品质的问题给您带来的不便；
我查了下，从工艺的角度上讲，这个板是应该铺铜的，您这个板线路很稀疏，阻抗线设计为6mil线宽（0.15mm），4mil (0.1mm)间距，而且相邻的两条线很长，这种线在 工厂叫孤立线，孤立线的电镀不均是非常容易发生的；
当然，我不是设计人员，不是很清楚为什么要这么设计，我仅从工艺的角度建议您可以考虑对板子进行铺铜，特别是孤立线条区，这样会让工厂的良率大幅提升，您也不会因为这个耽误交期；
因为保护隐私问题，我不便将您的设计图发出来，您如果方便也可以截取部分和大家一起探讨下，不是推卸责任，只是作为一个例子和大家讲明工艺哪些情况容易出问题；
毕竟，提高整个产品生命周期的改良是最重要的； 样板暴露出问题造成报废 是发现问题的很好的途径，其实不是坏事，就怕样板不报废，做到批量报废损失就大了，这个板建议能铺铜后再投单，您和相应的售后人员沟通下，我已经知会售后了； 怎么联系，图纸截不上来。 您可以直接联系您的专属业务代表，另外如果您同意可以截图出来我可以帮您上传过来和大家一起探讨 可以的，你把孤线部分截出来吧，我理解是485的部分，左下角是吗 关于细线路 不铺铜会造成电镀不匀的 问题我搜了下 论坛的帖子，发现有同事以前写过，就放出来给大家参考；
https://www.amobbs.com/thread-5707479-1-1.html 原来铺铜对工艺还有好处 我其实还是觉得设计冗余太小了，在嘉立创做我线径线距底线是7mil，95%以上是10mil，已经做K以上的数量，还未出现过问题。若真的有那麽高要求的话，还是换一家工艺匹配的来做，毕竟嘉立创价格在这里 本帖最后由 JLC_机械加工 于 2021-8-11 20:10 编辑
ArthurBruin 发表于 2021-8-11 17:52
我其实还是觉得设计冗余太小了，在嘉立创做我线径线距底线是7mil，95%以上是10mil，已经做K以上的数量，还 ...
设计冗余是非常必要的，对良率和稳定性都很有好处；
但这个案例和设计冗余关系不大，这种布线如果不铺铜，就是兴森快捷做这样孤立线路的单也非常难受，在兴森这种单可能工程cam就给拦下了，会建议客户铺铜或征得客户同意后帮客户铺铜，不会直接这样流到产线；
其实现在嘉立创用的高端设备已经不差于兴森了，单，双面板全部用 LDI激光成像曝光，简直是高射炮打蚊子，从工艺上 线宽线距完全不成问题；现在建设的二期高层项目，设备更是大手笔投入，工艺能力超强；
差距我觉得是双方的模式造成的，双方的订单量不在一个数量级，每天每个cam工程师需要处理的gerber文件数量要求也相差很远；兴森订单没那么多，可以每一个文件精雕细啄修改，稍复杂的板件不算工序做板，仅一个工程cam处理就可能做2-3天 (所以兴森做板价格高很多)；这如果放在嘉立创要被催的飞起，每天处理那么多单，不可能细细修改和沟通的，嘉立创的cam工程师能做的就是尽量尊重客户设计，尽量少做修改......暴露出样板问题；
------不用问我怎么能知道的这么清楚，因为我两个公司都待过的不短时间的......；
来歪个楼。请教下楼主4层板差分线的阻抗怎么设置？1.设置初根据手册把阻抗先确定下来计算走线的线宽与间距 2.前期不管做板子的时候告诉厂家你的阻抗值
望之情认识给科普一下
一张图是手册上给的，一张图是JLC的数据麻烦给指教下大概怎么个流程 这是安捷伦示波器拆解的图，这种板子成品率很低？
cloudxxcloud 发表于 2021-8-11 20:09
这是安捷伦示波器拆解的图，这种板子成品率很低？
我和你想的一样，平时经常这样画顶层，底层，和这个示波器的差不多的，没出过事情啊。我认为只要符合了最小间距，余量是厂家用他的工艺去留就行了。这些也要操心，板子没法画了。 刚做了2次4层板，过孔0.3,走线很近很细，就因为孔小于0.45，加了200块钱，但没有问题出现，挺好的。
洞洞幺 发表于 2021-8-11 20:36
刚做了2次4层板，过孔0.3,走线很近很细，就因为孔小于0.45，加了200块钱，但没有问题出现，挺好的。
...
我上礼拜也是第一次打样四层板，跟你遇到一样问题，把过孔改大就好了。免费四层 cloudxxcloud 发表于 2021-8-11 20:09
这是安捷伦示波器拆解的图，这种板子成品率很低？
成品率很低倒是不会，但生产效率低是必然的，板厂讨厌的就是这种表层稀疏且铜少的 本帖最后由 jimmy_xt 于 2021-8-11 22:20 编辑
cloudxxcloud 发表于 2021-8-11 20:09
这是安捷伦示波器拆解的图，这种板子成品率很低？
先说立场：非JLC官方人员。
对安捷伦来说，成品率没有任何问题，板厂外层图形电镀的时候减小电流或者减少时间就可以补偿(当然还有孔铜厚也变小的问题，可能需要之前的整版镀铜配合补偿才行，还是比较麻烦的，换句话说，估计要加钱{:sad:} )。
原因很简单，这板子不是拼版做的，或者说拼的板子都是类似外层铜线很稀疏的。
而JLC这边并不能靠减小电镀电流或减少电镀时间来保证“孤线”，因为JLC是拼版打样，拼在一起的板子不能保证全都是外层稀疏的。为了兼顾有大面积铺铜的板子，势必要保持较大的电镀电流。然后“孤线”那边就会镀铜过多，如果间距小很小的话，甚至会直接造成线间短路。借用坛友的一张图，如下所示。
https://www.amobbs.com/forum.php?mod=attachment&aid=NDUxNjIxfGY1Mjg5OGRkfDE2Mjg2ODg4OTR8MjQ2MTMwfDU3MDc0Nzk%3D&noupdate=yes
还有一个问题，就算没有被直接电镀短路，夹膜也会让膜下本该腐蚀掉的铜被保留下来，也会引起线间短路。同样见上图。
---------------------------------------------------
图片来源：GUO_GUO坛友的回复 Wisen 发表于 2021-8-11 21:14
成品率很低倒是不会，但生产效率低是必然的，板厂讨厌的就是这种表层稀疏且铜少的 ...
很欣慰，真理越辩越明，不存在绝对的对错，站在不同的角度和视野会有不同的观点，知识掌握的越多，能理解的事物就越多，能站在对方的角度去思考问题，自己走的路也会顺利很多 jimmy_xt 发表于 2021-8-11 21:39
先说立场：非JLC官方人员。
对安捷伦来说，成品率没有任何问题，板厂外层图形电镀的时候减小电流或者减少 ...
的确如此，如果这个单下1000片或10000片，板厂可以考虑专门独立拼版，生产时将调度电流专门调低，慢慢镀，工艺上这种孤立线路肯定是可以做出来的，只是生产效率会低很多！价格也会高很多！但如果只是几块样板，哪个公司都不会用一整张大板去来料单独拼版电镀，这样成本浪费太多！站在设计的角度上讲，这种设计是没有问题的，站在工艺的角度，几块板生产和大批量生产完全是两回事！所以，能够彼此互相理解最重要！ 类似问题，建议审核时，应该做出提示（其他平台类似问题，都有电话沟通）
审核没有提示，从用户角度接了单就得服务好{:lol:} john78 发表于 2021-8-12 07:47
类似问题，建议审核时，应该做出提示（其他平台类似问题，都有电话沟通）
审核没有提示，从用户角度接了单 ...
我做的板有0.3的孔，发过去后，嘉丽创的工作人员就马上打电话和微信通知，感觉服务挺好的。
样板可以用厂家极限，但量产就要放宽要求。
jlc4层都免费，够可以了。 非常好的平常心讨论问题，让我这种小白对PCB的制造工艺了解更多些~{:victory:}{:victory:}{:victory:} jimmy_xt 发表于 2021-8-11 21:39
先说立场：非JLC官方人员。
对安捷伦来说，成品率没有任何问题，板厂外层图形电镀的时候减小电流或者减少 ...
厉害厉害！学到、长知识、长见识
这从表象看到本质的能力，赞赞赞 JLC_机械加工 发表于 2021-8-11 09:45
首先非常抱歉因为品质的问题给您带来的不便；
我查了下，从工艺的角度上讲，这个板是应该铺铜的，您这个板 ...
请教{:handshake:}把电源放内层叠放次序上有没有讲究？
板子原来是两层的设计，想尽量减少些干扰打算把电源和地分别作为内层按4层的板生产
请教这样的话电源和地上下放哪个有讲究吗
好象次序上下对电路通断是不影响的
本帖最后由 JLC_机械加工 于 2021-8-16 10:29 编辑
QQ忘了 发表于 2021-8-14 23:10
请教把电源放内层叠放次序上有没有讲究？
板子原来是两层的设计，想尽量减少些干扰 ...
一般是第二层GND，第三层VCC，这样干扰会少一些； NM2012 发表于 2021-8-11 19:53
一张图是手册上给的，一张图是JLC的数据麻烦给指教下大概怎么个流程
这张图里是说了网线的差分线要求阻抗 100 Ohm，差分线之间的距离 6-8 mil.
指定线距离，然后用计算器计算线宽。
用嘉立创公众号的阻抗神器可以很方便计算的； ArthurBruin 发表于 2021-8-11 17:52
我其实还是觉得设计冗余太小了，在嘉立创做我线径线距底线是7mil，95%以上是10mil，已经做K以上的数量，还 ...
还好吧, 我双面板就一直用0.15/0.15, 也没出过问题. JLC_机械加工 发表于 2021-8-16 10:19
一般是第二层GND，第三层VCC，这样干扰会少一些；
好的 谢谢{:handshake:}
好帖子，之前看过很多仪器的板子都是表层线路很稀疏，内层大面积铜，以为是常用设计工艺。没考虑过生产的潜在问题。 才知道走线是电镀上去的，我一直以为是从铜板上腐蚀出来的
页:
[1]