FPGA module实现一个功能需要几个百输入输出，怎么写比较优...
FPGA需要实现300个16bit的寄存器功能，提供给arm读写，arm和fpga通过fsmc来通信，现在问题来了，这个接口怎么写比较优雅，我目前按照图片那边的实现方式，我感觉比较难以维护和管理，我有强迫症，感觉实现起来不舒服。 定义一个16*n的矩阵 reg 。。。for-generare赋值
本帖最后由 chxzh123 于 2021-11-19 11:37 编辑
//mcu localbus
//input wire mcu_bus_clk ,//localbus_ale
inout wire mcu_lbs_dat ,//localbus_data
input wire mcu_bus_adr ,//localbus_addr
//input wire mcu_bus_ale ,//localbus_ale
input wire mcu_bus_rdx ,//localbus_rdx
input wire mcu_bus_wrx ,//localbus_wrx
input wire mcu_bus_csx ,//localbus_csx
outputwire mcu_bus_nwt ,//localbus_ale
我们是这样搞的，也是407的fsmc wye11083 发表于 2021-11-19 11:31
reg 。。。
for-generare赋值
大佬，case 那边有什么办法简写，一行行太费劲了 wye11083 发表于 2021-11-19 11:31
reg 。。。
for-generare赋值
ab是 arm的读写地址 三年模拟 发表于 2021-11-19 14:11
ab是 arm的读写地址
能不能共享下fsmc读写部分的代码 whatcanitbe 发表于 2021-11-19 14:19
能不能共享下fsmc读写部分的代码
搜索 论坛i-core里面的 三年模拟 发表于 2021-11-19 14:09
大佬，case 那边有什么办法简写，一行行太费劲了
把有规律的循环的代码用matlab 的打印功能来输出再粘贴上去 这种奇特要求真实长见识。 三年模拟 发表于 2021-11-19 14:09
大佬，case 那边有什么办法简写，一行行太费劲了
notepad就自带列编辑功能啊！！！！ 直接用内部一个RAM块 就行吧 其实接口可以做成9bit地址＋16bit数据，模块内部做译码 写成二进制比较优雅，领导一看，工作成果丰满，加薪！ 三年模拟 发表于 2021-11-19 14:09
大佬，case 那边有什么办法简写，一行行太费劲了
我不是说了，输出用for-generate，输入没办法，写个程序生成，或者excel生成。 为什么不定义一个结构体 record 什么叫码农
页:
[1]