amobbs.com 阿莫电子技术论坛's Archiver
论坛首页
›
FPGA
› 关于verilog中的generate语句,帮忙看下这样写能综合吗?
xxdd
发表于 2022-2-25 11:30:11
关于verilog中的generate语句,帮忙看下这样写能综合吗?
测试程序,如下图所示。
就是generate中的输出信号同时受输入信号和循环变量的影响,麻烦大家帮忙看看,这样写可以综合吗?
wye11083
发表于 2022-2-25 12:03:00
没问题,一直这样写。generate就是简单的逻辑倍增。
laciel666
发表于 2023-10-19 13:01:12
没问题,
页:
[1]
查看完整版本:
关于verilog中的generate语句,帮忙看下这样写能综合吗?