国学芯用 发表于 2022-12-3 10:47:43

网友想用外部33.1776M有源晶振，太贵，完美解决方案


外部晶振 11.0592MHz*12=132.7104MHz, 锁相环时钟；132.7104MHz/4 = 33.1776MHz 时钟给 CPU, 这样STC32G12K128工作在 33.1776MHz 时钟， 完美！！！！！！！
STC32规格书下载：https://www.stcai.com/filedownload/635668
stc-isp-15xx-v6.91-完整版.zip：https://www.stcai.com/filedownload/639549



国学芯用 发表于 2022-12-3 10:48:09


这是内部增加的外部晶振抗干扰电路，是STC花了成本坐在MCU内部的，一定要启动，不用就太可惜了

HZKJ 发表于 2022-12-3 23:44:07

如果精度要求不高，可以直接用内部的时钟倍频后输出吗？

ibmx311 发表于 2022-12-4 03:40:54

用一个管子玩3倍频再捅进去不就行了，整天折腾软件干，外部振的多稳定

NJ8888 发表于 2022-12-4 08:43:58

pll有抖动，网友没提怕不怕db

zxd0225 发表于 2022-12-4 11:51:18

抗干扰寄存器哪个选项最厉害？不考虑功耗

hecat 发表于 2022-12-4 12:10:12

CPU内部有PLL，好高档！！！！！！！！！

ibmx311 发表于 2022-12-4 16:49:07

频率合成的体系最起码要有一个vco，vco出来以后一般来说是2分频整形然后进一个除n的可编程分频器，分频器出来再进鉴频器。基准晶振那路也要先经过一个可编程的除R分频器得到基准频率和vco的那路去贱相然后出来的误差信号经过低通滤波器环路再控制vco形成锁相环。因为有些东西做小了性能很差比如环路比如vco所以芯片内置的pll性能都很差。很多年以前我用c8051的单片机做5位半表头就只能是外部振荡再送进去如果用芯片内置的pll则不行，噪声下不来。同样的问题出现在stm32h750上，外部振荡再送进去比芯片自己乱搞adc效果好不少。不过我也知道没什么意义因为弟兄们根本就不用adc的精度，他们会写代码但怎么测相位噪声根本就不知道也不想知道。但也许stc能做的好毕竟咱也没用过不具备有说服力的发言权

国学芯用 发表于 2022-12-5 08:38:03

HZKJ 发表于 2022-12-3 23:44
如果精度要求不高，可以直接用内部的时钟倍频后输出吗？
(引用自3楼)

当然可以
页: [1]
查看完整版本: 网友想用外部33.1776M有源晶振，太贵，完美解决方案