BGA下面的去耦电容摆放有什么技巧吗？摆放电容用了一上午时间
很多密度大的板子用0201，这个板子用了0402，费劲啊另外现在IC设计还是必须用退耦电容吗？工艺没有突破吗？ 旁路 去耦 电容我一般就近的原则，再结合方便走线来放置 Xilinx 7系列fpga内置去耦电容了，需要外置的不多 用贯穿式电容器节约电容数量，参考murata NFM系列 lizengmao 发表于 2024-3-20 15:28
用贯穿式电容器节约电容数量，参考murata NFM系列
(引用自4楼)
为啥这种电容可以节约电容数量？ zkf0100007 发表于 2024-3-20 12:39
Xilinx 7系列fpga内置去耦电容了，需要外置的不多
(引用自3楼)
are you sure？哪款？ 罗小蘑菇 发表于 2024-3-20 16:52
为啥这种电容可以节约电容数量？
(引用自5楼)
由于用穿心电容可以确保去耦合路径经过电容，一个效果等于两个。 qwe2231695 发表于 2024-3-20 17:49
由于用穿心电容可以确保去耦合路径经过电容，一个效果等于两个。
(引用自7楼)
东西是好东西，但是遇上缺货潮就要哭死了~~ prow 发表于 2024-3-20 17:46
are you sure？哪款？
(引用自6楼)
当然确定
查看UG483
Some 7 series devices require fewer PCB capacitors because high-frequency ceramic
capacitors are already present inside the device package (mounted on the package
substrate) 和上面一样就近电源脚摆， 实在摆不下可以合并几个
比方说 挨得很近的 4个 100nf电容， 可以合并成 一个 470nf+10nf 电容 ，诸如此类 （实在摆不下的情况）
但是最好还是 按照参考设计那样 每个脚都耦合到 本帖最后由 zzsczz 于 2024-3-22 23:39 编辑
只要芯片需要供电，电源部分肯定需要去耦合电容的，具体地点是和参考平面不同极性的电源输入脚附近。
以GND为 reference plane，电容放vdd/vcc脚附近，
大厂芯片的硬件设计指南有介绍的。
以VCC为reference plane，电容放GND脚附近，
比如
https://eevblog.com/forum/fpga/4-layer-board-for-zynq-and-ddr3/
"The bottom layer is a VCCDDR plane in the DDR3 area, and ground plane elsewhere. DDR3 traces are routed on 2 layers, top and in2, and all traces go over solid ground or power planes. You can see the many stitching caps that tie the VCCDDR plane to ground."
页:
[1]