上拉电阻位置讨论，OD情况下上拉电阻大家靠近源端还是接收端
本帖最后由 ackyee 于 2024-4-3 23:03 编辑如题， 现在画板子的时候刚好遇到这个问题了
电源芯片 A 的 PG 是OD输出的， 电源芯片B 的EN 由A的 PG进行控制， 这里需要一个上拉电阻了
A和B 之间距离稍微有点远， 现在这种情况下 大家 上拉电阻放在靠近哪边？
1.靠近B的EN脚， 这样PG 输出高阻态的时候 ， 上拉电阻到EN的回路最短，但是由于A到B 之间的线就变成孤端的线了，会有很大的天线效应（过脉冲群之类的就容易挂） PG-----------------R-EN
2.靠近A的PG脚摆放，这样A的PG输出高阻态的时候，上拉电阻到EN的距离就远，回流路径变远， 但是这个时候 导线因为远端有上拉，所以不是孤端天线了 PG-R-----------------EN
大家是怎么认为的
另外 线也不是特别长 就10cm 左右 ， 本贴只是想知道大家都怎么干的 本帖最后由 cne53102 于 2024-4-4 00:19 编辑
当PG高阻态时，无论上拉电阻放置在PG附近还是在EN附近，这根线都是单端悬空的，
不要忘了EN作为一个逻辑输入，其本身就是一个高阻态输入。
我的回答是，上拉电阻应放置在接收端附近。
这个问题这样形容起来确实可能让人拿不准主意，但是换一个相似的情景我想大家一定没有争议：
拿MCU的复位上拉电阻为例，MCU的复位脚是一个高阻态逻辑输入，
这个上拉电阻靠近MCU复位脚是好的，复位脚通过一段长导线再连接上拉电阻是不好的，这没什么毛病吧？
编辑补充：应该没有人会把复位的上拉电阻安装在烧录口那边吧？
楼主这个PG+EN其实也是一样的。
要是实在难受，也可以两边各放一个上拉电阻，这样就没有悬空的了，电阻很便宜，无所谓的，阻值小一点上拉强一点，也更抗干扰。 两边都要有上拉 电阻的一头连en,一头通过焊盘砸在内电层不就完事了，相传还有一种叫盘中孔的工艺，可以直接砸在电阻的焊盘上，如果炉子控制好焊的时候不会立起来。一般来说8层板可以有4个电源层，而每个电源层还可以切割。虽然多层板稍稍贵一点点，但能不能赚钱不一定在pcb成本上，拿破仑老大云，速度可以改变一切劣势。今后谁说你不能用多层板，你就说拿破仑老大认为可以用 上拉电阻有个很重要的作用，就是输出端失效时(如未联接)，输入端能保持稳定状态，不会悬空！ 二选一吧，高阻输入端
另外，pcb低线影响还得考虑进去，恰好是少年第一次画pcb，边上有大功率器件，就复杂起来了。 放中间。不用纠结
页:
[1]