论坛首页 › 电子综合 › [请教]为什么有些原理图上退耦电容都单独画在一起?

rclong 发表于 2024-4-8 16:55:38

[请教]为什么有些原理图上退耦电容都单独画在一起?

RT
把一张原理图上所有芯片供电的退耦电容都单独画在一块,而不是就近画在芯片的供电引脚上,是有什么画原理图的规则或者检修更加方便吗?

初音之恋 发表于 2024-4-8 16:58:10

我都是一个芯片对应的退耦电容单独放，画板子的时候能直接定位不会乱

mypear 发表于 2024-4-8 17:00:52

嗯？电气属性都一样，电容都是在VCC和GND间。放在芯片引脚，所见所得；把电容放在一起，原理图简洁。

令狐冲 发表于 2024-4-8 17:01:51

纯属画图习惯问题。去耦电容只要数量够，放到哪个电源处不需要固定。

lovejp1981 发表于 2024-4-8 17:02:04

我还见过pcb把退耦电容放一起的呢

lpfswadr 发表于 2024-4-8 17:11:30

这个习惯其实很不好，原理图和PCB就应该是要对应的。

智涅 发表于 2024-4-8 17:22:50

电容占地方导致电源旁边的GPIO画线或者放net困难，不过最红还是美观整洁问题，而且因人而异

gzhuli 发表于 2024-4-8 17:38:09

简单的图例如STM32F103C8T6这种，原理图就近放在电源脚附近也没问题，然而像FPGA或者ARM SoC这些几十上百个电源脚的，就近放会眼花缭乱的。

ibmx311 发表于 2024-4-8 17:41:58

穿心电容还经常只画一半呢

矩阵时间 发表于 2024-4-8 18:01:17

我习惯把这些电容单独放在一块，就是为了原理图没那么乱。

查看完整版本: [请教]为什么有些原理图上退耦电容都单独画在一起?