搜索
收藏本版 (105) |订阅

FPGA 今日: 3 |主题: 10119|排名: 14 

版主: wye11083
作者 回复/查看 最后发表
ACTEL的FPGA谁在代理! kingreat 2015-9-19 161885 true_elecom 2018-4-22 13:42
verilog 一个always块可否对同一寄存器延迟赋值 裸奔的流浪者 2018-4-20 13911 裸奔的流浪者 2018-4-22 09:08
求ALINX406 (AX406)的光盘资料 sjx000000 2018-4-16 1623 裸奔的流浪者 2018-4-20 16:30
开发板资料寻找 attach_img wuq_cody 2018-4-11 1619 hunningtu 2018-4-19 08:31
0.1Hz~100M频率计波形整形电路?! heatlevel caijinshu 2011-11-13 5919348 落雪成白 2018-4-18 22:07
分享:用J-LINK把u-boot down到zybo开发板上 attachment nfchg 2015-4-5 222797 xd785 2018-4-17 08:12
求指教,STM32与FPGA使用SPI通信,跨时钟域问题如何解决呢 xzf962 2012-4-10 299207 csq463276932 2018-4-14 12:32
spartan 3an系列能不能读取到固件? littlebadbay 2018-1-18 4566 littlebadbay 2018-4-12 16:01
SPARTAN_XC3S500E关于LVDS管脚约束的问题? super0peng 2018-4-11 1399 wye11083 2018-4-11 21:13
求助FPGA外接SERDES进行光通信 yayakimwu 2012-6-7 132806 ycoolwang 2018-4-9 21:04
quartus时序约束 amyxxf 2011-2-10 104277 LiuCA 2018-4-8 10:03
分享一个FPGA作为从机的历程 attach_img thy110 2017-11-10 111916 LiuCA 2018-4-8 09:53
FPGA IO输入约束疑惑 wangdanzhoudan 2018-3-2 9894 tangkuan660 2018-4-8 09:50
请教一个问题 EP1C6Q240C8N 能否直接替换为EP3C16Q240C8N fanciermips 2018-3-12 14860 skycomm 2018-4-3 13:49
求xilinx vivado can IP license attach_img xOpenLee 2018-3-4 53882 yf869778412 2018-3-30 10:29
请教CYCLONE IV的diffclk引脚能用作普通I/O吗? dream215 2018-3-29 2788 dream215 2018-3-29 14:50
请问nios ii/s 和/f版本生产的文件带有time_limited怎么解决? attach_img qq854149876 2018-3-10 2567 qt11 2018-3-27 20:43
FPGA+cy7c68013A数据采集 上位机问题 wyzjjyx 2012-4-22 44516 guo407214944 2018-3-22 16:01
问一下,QUARTUSII 里面自带的library里面的块都是什么意思? attach_img 313157950 2018-3-16 0475 313157950 2018-3-16 22:31
quartus分配管脚时,如何更改filter location中的内容 attach_img guo407214944 2018-3-13 22886 baoyin819 2018-3-16 20:42
always@下面begin... end 里面不一定是顺序执行吧 ? atom100 2018-1-22 155925 yfzamnt 2018-3-8 19:23
求助:EPM240用作开关的最快速度?上升沿?下降沿? wdynh 2018-3-6 1622 dellric 2018-3-6 20:23
定义为rand变量,为何调用randomize就可以获得随机值? attach_img atom100 2018-3-6 0418 atom100 2018-3-6 17:35
systemverilog 函数中是否应该使用this指针 ? attach_img atom100 2018-3-5 0668 atom100 2018-3-5 11:06
求教FPGA xilinx ARTIX-7 用内部block ram 时钟可以达到多块? ackyee 2018-3-2 93115 ackyee 2018-3-2 19:40
有人批量使用了ALTERA的MAX10 CPLD吗? attach_img lusson 2018-2-7 414230 kickdown 2018-2-28 09:52
现将《NIOSII那些事儿》及FPGA黑金开发板的相关资料集中于此贴,有需要的请来此贴下载  ...23 avic 2010-9-24 20328908 zhenan421731 2018-2-24 09:24
systemverilog里可以直接用case,而没always ? attach_img atom100 2018-1-19 31153 YFM 2018-2-21 23:36
Kintex 7k325t大概价格多少 picobox 2018-1-29 212776 hxl_led 2018-2-11 19:18
个人感觉VHDL比verilog好用,你觉得呢 attachment heatlevel tigeroser 2016-3-17 899019 star_tale 2018-2-10 14:35
systemverilog中的 $属于一个什么符号 ? atom100 2018-2-6 0521 atom100 2018-2-6 18:51
systemverilog里函数的返回值 ? attach_img atom100 2018-2-6 0489 atom100 2018-2-6 17:20
有用过AGM(遨格芯微)和ANLOGIC(安路科技)两家的FPGA的吗?据..... htjgdw 2018-1-30 133869 xwkm 2018-2-2 13:24
Quartus编译过的程序在Pro里竟然编译通不过? sme 2018-1-31 2673 sme 2018-1-31 13:09
求一份完整的ZYBO的原理图 sjx000000 2018-1-30 2646 dr2001 2018-1-31 09:52
求下载STM32_SPI_FPGA attachment xuysh 2018-1-19 2825 xuysh 2018-1-30 14:59
FPGA能不能实现这样的需求:一路脉冲输入,复制4路输出? whatcanitbe 2017-11-14 402881 RAMILE 2018-1-29 11:16
一个always内有两个case 。。。endcase ? atom100 2016-8-7 31005 jm2011 2018-1-22 17:33
请教XILINX 的中高端FPGA是如何排序的 Artix Kintex Spartan ... ackyee 2018-1-20 105420 dr2001 2018-1-21 20:04
FPGA读取OV7670 摄像头, 在VGA上显示异常 求教 attach_img ackyee 2016-7-14 21144 小学肄业 2018-1-20 20:49
[已解决]求DDR2时序约束解决办法 xivisi 2018-1-6 101763 563872381hai 2018-1-20 12:18
modelsim cd ./sim命令是啥意思 ? atom100 2017-12-26 91110 redroof 2018-1-19 16:01
安川MECHATROLINK-III芯片寄存器读取问题 My_Cheeses 2018-1-16 0603 My_Cheeses 2018-1-16 14:21
寻找fpga开发板 bemicro cv a9 givealittletime 2018-1-9 161758 nibia 2018-1-16 08:40
Libero9.0简易仿真流程 attachment quanqiuy 2013-4-11 51189 bangbangji 2017-12-28 19:26
新手请教一个PWM的程序。 bestwyysx 2009-12-8 112227 weidadejang 2017-12-27 13:42
Altera FPGA CPLD设计基础篇 (高清版),欢迎DOWNLOAD! attachment orange-208 2012-9-16 182835 贪吃的蚂蚁 2017-12-22 09:39
问大家,spartan 6没有sdram的ip核吗 boy1986 2017-12-16 2739 wye11083 2017-12-16 13:32
基于 MAP 的小波域去噪算法的推导 attach_img myshworks 2017-12-14 2572 myshworks 2017-12-14 13:17
FPGA引脚被烧的疑问 guo407214944 2017-12-8 7862 wiser803 2017-12-13 14:15
图中红线所示lvds说法是否正确? attach_img atom100 2017-12-11 7980 ziruo2002ab 2017-12-12 16:01
管脚可以设置成开漏或上拉方式吗 attach_img guo407214944 2017-12-11 0548 guo407214944 2017-12-11 11:47
求:基于PLB总线的用户IP核接口技术研究 xuysh 2017-12-11 0472 xuysh 2017-12-11 09:02
NMOS的Vgs未达到开启电压,NMOS能导通? attach_img wjfblack 2017-4-21 61889 yinlvym 2017-12-7 23:43
国外人写的一本关于FPGAD的书,基于verilog的,个人觉得不... 新人帖 attachment heatlevel  ...2 mayo20102012 2013-4-8 19615264 小轩窗 2017-12-7 12:35
UART通信过程中,奇偶校验的理解 myshworks 2017-12-1 72600 myshworks 2017-12-6 19:19
分享:常用的FPGA开发工具软件若干(网盘) heatlevel ShyFox 2017-4-15 213832 小轩窗 2017-12-6 13:15
求教 STM32 FPGA 通过FSMC异步通信 attach_img littleGnss 2013-6-10 155529 liyanfeng 2017-12-4 16:54
求micrium账号 新人帖 attachment xOpenLee 2017-3-9 62146 2201 2017-12-4 11:33
iBoard TFT驱动姊妹篇:iHMI43 TFT驱动verilog版 attach_img flyfox8 2014-8-25 473556 thyewfty 2017-12-2 20:48
UART通信过程的理解 attach_img myshworks 2017-12-1 151100 myshworks 2017-12-1 19:44
基于EP2C8Q208C8N的verilog hdl 语言的全套测试程序 cixizq 2011-8-13 233639 lyl520719 2017-12-1 15:34
基于CPLD的串并转换和高速USB通信设计 fourir 2011-8-16 62119 天行者 2017-11-30 14:56
输出的时钟波形为什么这么差呢 attach_img myshworks 2017-11-25 161283 myshworks 2017-11-30 13:37
怎么从01010101这样的帧头恢复时钟,来采集后续帧数据呢? DanielDeng 2012-2-24 142129 jjl3 2017-11-29 21:58
求上海地区FPGA工程师救急指导增加FFT功能 attach_img liuerbin 2017-8-19 111457 幸福的鱼 2017-11-28 20:31
xilinx BRAM实现状态机是啥意思 ? attach_img atom100 2017-11-23 3603 xivisi 2017-11-24 15:37
请教大家,xilinx中的 是LUT 如何实现 ROM的呢 ? attach_img atom100 2017-11-22 3723 zkf0100007 2017-11-23 11:03
求教DspBuilder、Matlab/simulink、QuartusII、Modelsim互相兼容问题 新人帖 diandianer 2017-11-22 2492 jjl3 2017-11-23 07:56
DLL的时钟锁定 ? attach_img atom100 2017-11-23 0416 atom100 2017-11-23 02:57
FPGA作为从机给STM32发送数据,仿真可以通过,实际却不行。 attach_img thy110 2017-11-20 81428 thy110 2017-11-21 09:10
分享《深入浅出玩转FPGA视频学习课程特权同学35讲全[wmv] attach_img cyberspice 2015-12-3 172543 梦天奇幻 2017-11-20 15:32
《基于QuartusII的数字系统VerilogHDL设计实例详解》 attachment heatlevel eva015401 2014-3-3 687150 梦天奇幻 2017-11-16 09:11
收个xilinx fpga开发板或者成品板 huangzzjy22 2017-11-14 0584 huangzzjy22 2017-11-14 14:33
ad7606采集回来的数值偏高,怎么回事,求助 attach_img thy110 2017-11-4 91309 zqf441775525 2017-11-12 22:29
Cyclone IV AS能下载不能运行 ,JTAG是可以下载也可以运行 attach_img thy110 2017-11-2 121390 pldjn 2017-11-11 23:35
【共享】两块开发板的资料verilog(红色飓风3s700AN,YCL FPGA+US... attachment chadusb 2012-8-28 61660 gyj82117 2017-11-8 21:52
夏宇闻教授的那本书适合入门verilog,有些看不懂 bias 2016-9-6 213219 lyl520719 2017-11-8 06:34
上几本fpga和verilog方面的书籍 weixintec 2010-9-27 588270 lyl520719 2017-11-8 06:04
请教 处理器、存储器的性能与集成度的关系 MetalSeed 2017-11-7 0495 MetalSeed 2017-11-7 16:08
【芯天地FPGA】原创资料开源,温度传感器,红外,PS2鼠标.... attachment heatlevel  ...2 芯天地 2014-5-31 1119960 wujinliang 2017-11-7 12:41
CY7C68013 + FPGA 调试中碰到的怪问题. 新人帖 attach_img beck75 2012-8-29 203490 xycfwrj 2017-11-7 12:30
那位大神知道为什么cyclone v到现在还没推起来 YFM 2015-4-6 333808 hopeqiu 2017-11-7 11:50
STM32 XILINIX(XC6SLX45-2CSG324C) xuysh 2017-7-10 131542 richards 2017-11-6 16:45
如何将图片转化为mif初始化文件 cj501813910 2011-7-19 153804 lyl520719 2017-11-3 11:38
ADC0809 FPGA程序 自己写的,新手拿去用 attachment zhang849920 2012-10-3 51722 hkjabcd 2017-11-2 14:26
cyclone IV的fpga默认上电所有的IO是高阻态吗 attach_img ababvic 2017-10-23 161859 passage110 2017-10-25 16:23
娱乐贴: MaxCoin币 算法在 ex4sgx530 FPGA板上的实现 (FPGA挖矿) attachment hxl_led 2017-7-24 193407 bulejeans 2017-10-25 10:02
ZYNQ双核双系统方案 huchl 2014-9-25 537443 rerainings 2017-10-23 14:03
发一个我做的CPLD+SRAM驱动4.3寸TFT控制器 attachment heatlevel  ...2 jianfengxixi 2013-8-30 14415494 mimifa 2017-10-21 19:35
外部数据接口同步时钟输入FPGA需要过PLL么? jianfengxixi 2017-9-24 5927 最笨的企鹅 2017-10-18 07:36
好用的TFT LCD 控制器源代码(altera_avalon_lcd_controller) UCGUI ... attach_img heatlevel hxl_led 2017-8-4 142207 kupier 2017-10-16 22:29
有如下两段Verilog代码,哪个好点? zxq6 2017-9-14 201777 yf869778412 2017-10-16 15:51
原创:FPGA 一步一步轻松入门(有网友需求的SDRAM IP core ,SPI,Uart,VGA时序,SD卡读取 全 精华 attach_img digest heatlevel  ...23456..8 hxl_led 2011-4-14 722103996 ggggidtf520 2017-10-10 23:43
出一FPGA 开发板, FPGA型号是SPARIAN XC6SLX150 高速AD是ADC0... tangwubing1988 2017-5-16 91536 wujinliang 2017-10-10 15:44
语句:“assign E=(k?(n900==100):(n900==101))?1:0;”对不对? liudingding 2017-10-9 2564 zaldy30 2017-10-9 17:22
这两段程序问题在哪里?应该如何修改? attach_img liudingding 2017-10-6 2576 chenchaoting 2017-10-6 10:23
请教DE1-SOC和黑金FPGA的性价比和FPGA的选购指南 chsry 2014-6-11 233485 sblpp 2017-10-4 20:24
谁能帮忙分析一下这块移动通信基带信号处理板子的硬件... attach_img dragonlands 2017-9-21 171428 huangqi412 2017-9-27 18:02
请教一下大家xilinx中如何将一个1-4MHZ的频率,倍频4倍 attach_img opiviqo 2017-9-22 222167 opiviqo 2017-9-24 13:19
下一页 »

快速发帖

友情提示: 您当前发帖的板块是:FPGA。反政府言论将被立即封锁ID 。发错分论坛、标题不合格、重复发帖、大量使用大字体和彩色字,都是违规。点此查看更多发帖规则
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子论坛 ( 公安交互式论坛备案:44190002001997 粤ICP备09047143号 )

GMT+8, 2021-9-25 02:36

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

返回顶部 返回版块