搜索
收藏本版 (107) |订阅

FPGA 今日: 8 |主题: 10235|排名: 36 

版主: wye11083
作者 回复/查看 最后发表
【共享】两块开发板的资料verilog(红色飓风3s700AN,YCL FPGA+US... attachment chadusb 2012-8-28 61867 gyj82117 2017-11-8 21:52
夏宇闻教授的那本书适合入门verilog,有些看不懂 bias 2016-9-6 213943 lyl520719 2017-11-8 06:34
上几本fpga和verilog方面的书籍 weixintec 2010-9-27 589094 lyl520719 2017-11-8 06:04
请教 处理器、存储器的性能与集成度的关系 MetalSeed 2017-11-7 0713 MetalSeed 2017-11-7 16:08
【芯天地FPGA】原创资料开源,温度传感器,红外,PS2鼠标.... attachment heatlevel  ...2 芯天地 2014-5-31 11110897 wujinliang 2017-11-7 12:41
CY7C68013 + FPGA 调试中碰到的怪问题. 新人帖 attach_img beck75 2012-8-29 203934 xycfwrj 2017-11-7 12:30
那位大神知道为什么cyclone v到现在还没推起来 YFM 2015-4-6 334614 hopeqiu 2017-11-7 11:50
STM32 XILINIX(XC6SLX45-2CSG324C) xuysh 2017-7-10 131886 richards 2017-11-6 16:45
如何将图片转化为mif初始化文件 cj501813910 2011-7-19 154113 lyl520719 2017-11-3 11:38
ADC0809 FPGA程序 自己写的,新手拿去用 attachment zhang849920 2012-10-3 51987 hkjabcd 2017-11-2 14:26
cyclone IV的fpga默认上电所有的IO是高阻态吗 attach_img ababvic 2017-10-23 162562 passage110 2017-10-25 16:23
娱乐贴: MaxCoin币 算法在 ex4sgx530 FPGA板上的实现 (FPGA挖矿) attachment hxl_led 2017-7-24 194049 bulejeans 2017-10-25 10:02
发一个我做的CPLD+SRAM驱动4.3寸TFT控制器 attachment heatlevel  ...2 jianfengxixi 2013-8-30 14417330 mimifa 2017-10-21 19:35
外部数据接口同步时钟输入FPGA需要过PLL么? jianfengxixi 2017-9-24 51235 最笨的企鹅 2017-10-18 07:36
好用的TFT LCD 控制器源代码(altera_avalon_lcd_controller) UCGUI ... attach_img heatlevel hxl_led 2017-8-4 142584 kupier 2017-10-16 22:29
有如下两段Verilog代码,哪个好点? zxq6 2017-9-14 202278 yf869778412 2017-10-16 15:51
原创:FPGA 一步一步轻松入门(有网友需求的SDRAM IP core ,SPI,Uart,VGA时序,SD卡读取 全 精华 attach_img digest heatlevel  ...23456..8 hxl_led 2011-4-14 722108889 ggggidtf520 2017-10-10 23:43
出一FPGA 开发板, FPGA型号是SPARIAN XC6SLX150 高速AD是ADC0... tangwubing1988 2017-5-16 91858 wujinliang 2017-10-10 15:44
语句:“assign E=(k?(n900==100):(n900==101))?1:0;”对不对? liudingding 2017-10-9 2772 zaldy30 2017-10-9 17:22
这两段程序问题在哪里?应该如何修改? attach_img liudingding 2017-10-6 2772 chenchaoting 2017-10-6 10:23
请教DE1-SOC和黑金FPGA的性价比和FPGA的选购指南 chsry 2014-6-11 234027 sblpp 2017-10-4 20:24
谁能帮忙分析一下这块移动通信基带信号处理板子的硬件... attach_img dragonlands 2017-9-21 171855 huangqi412 2017-9-27 18:02
请教一下大家xilinx中如何将一个1-4MHZ的频率,倍频4倍 attach_img opiviqo 2017-9-22 222775 opiviqo 2017-9-24 13:19
分享一个STM32的FSMC读取FPGA的实现方法 heatlevel xlwq 2013-1-26 218760 gzhua20088ssj 2017-9-23 13:38
收个xilinx fpga开发板 vjcmain 2017-9-22 0772 vjcmain 2017-9-22 09:32
FPGA下载软件求助 guo407214944 2017-9-21 2741 guo407214944 2017-9-21 13:50
求FPGA,ns级脉冲检测方案 dream215 2017-3-8 404935 lvyi913 2017-9-20 22:20
投票 咱们这里搞FPGA的好冷清啊。做个调查,大家都用FPGA干什么 attachment heatlevel wye11083 2017-7-4 8510528 jxyctwt 2017-9-19 21:52
vivado 2017.1好像编译速度比2015.4慢不少啊 zxq6 2017-9-19 41917 zxq6 2017-9-19 12:50
cy7c68013a固件程序与FPGA程序的烧写顺序 yuloong 2016-1-19 21471 461675770@qq.co 2017-9-17 19:50
刚收的FPGA板,舰艇升级到航母 attach_img sme 2017-9-11 503473 nibia 2017-9-14 08:49
和niosii内核进行数据交互,哪种方法最好? bolizhicheng204 2017-8-14 101207 NJ8888 2017-9-10 21:35
set_clock_grops 何时用 included_generated_clock ? atom100 2017-9-9 0670 atom100 2017-9-9 20:17
如何将actel proasic3 程序读出来 kenson 2017-9-7 0954 kenson 2017-9-7 15:02
求 红色飓风II RCII-CY1C 光盘资料 attachment hustwjg 2017-9-5 2798 hustwjg 2017-9-6 10:18
Altera MAX10系列FPGA的价格及开发难度? simplorer 2016-1-22 394944 kenson 2017-9-5 19:47
verilog 里if else 和 a = b ?e1 :e2选择语句有何区别 ? atom100 2017-8-19 81461 yangff 2017-9-4 20:50
现在大家都不用CPLD了?EPM240要20多了? john78 2017-8-24 264289 yangff 2017-9-4 20:46
[请教] CPLD做IO扩展,复用的可行性,如图 attach_img yemingxp2 2017-8-31 132076 iqxt88 2017-8-31 22:19
如何学习FPGA(经典转载,大师经验谈) 新人帖 attachment heatlevel sky_prince 2013-4-19 6216494 JasonCry 2017-8-28 11:16
求教FPGA中高速率数据如何边界或者中间对齐于输出时钟 advantech 2017-8-17 141463 advantech 2017-8-25 17:07
true dual port ram两边同时写,如何处理 的? atom100 2017-7-16 61311 dcl_yufeimen 2017-8-25 08:30
xilinx 发布帖子 总出这个 ,啥意思,谁知道啊 ? attach_img atom100 2017-8-23 41129 shawn_bu 2017-8-23 09:02
在哪里能找到Avalon-mm 总线突发传输的教程? bolizhicheng204 2017-8-22 1722 YFM 2017-8-22 23:05
秀一下新做的Xilinx FPGA开发板 Spartan6 XC6LX9 核心板 attach_img 409926778 2013-4-9 2610224 xuysh 2017-8-21 22:49
alwasys@(clk)下If else 是一个时钟完成的吧 ? atom100 2017-8-19 3628 lcw_swust 2017-8-19 13:45
求武汉的FPGA高手指导我altera时序约束。 advantech 2017-8-17 0766 advantech 2017-8-17 15:18
求助NIOS内核与Verilog之间通过FIFO进行数据交互的例程 bolizhicheng204 2017-8-16 4993 zxq6 2017-8-17 13:21
请问,倍频怎么不起作用? attach_img wgui 2017-7-23 3886 wgui 2017-8-16 22:37
大家有什么性价比高的 FPGA推荐要求IO翻转速率500MHZ ackyee 2017-8-16 183019 zxq6 2017-8-16 13:59
发布一个CPLD驱动4.3寸TFT的代码 新人帖 attachment luheding 2014-11-20 343582 unnormal 2017-8-16 12:06
看看这段verilog程序应该如何修改 liudingding 2017-8-15 3703 liudingding 2017-8-15 12:57
EPM240需要频繁焊一遍引脚,为什么? liudingding 2017-8-12 101424 YFM 2017-8-13 17:35
调查一下Nios还有多少人在用? chun2495 2017-7-24 313064 chun2495 2017-8-12 21:40
modelsim仿真中的tc脚本,do文件,bat文件功能? atom100 2017-6-27 61360 yf869778412 2017-8-10 13:48
always@(posedge clk )中的多个if else 语句的执行顺序? atom100 2017-7-16 92407 yf869778412 2017-8-10 13:34
Multi-Camera Platform for Panoramic Real-Time HDR Video Construction and Rend... liyang53719 2017-8-7 4763 flyaudio 2017-8-10 11:37
usb2.0通信咨询 lanzhe1991 2017-8-3 9994 hyper320 2017-8-7 02:34
xilinx SDK debug仿真出错 attach_img xuysh 2017-8-6 1629 xuysh 2017-8-6 22:46
请教:大家都用什么工具阅读 verilog 代码 LVmcu 2017-2-8 205696 prow 2017-8-3 08:06
谁给我编写这段verilog代码我出一百元饭钱 attach_img liudingding 2017-8-1 312457 liudingding 2017-8-2 12:06
大家水做个哈希函数啊? atom100 2016-2-16 131631 rwdxty 2017-7-31 17:30
谁指出附AHDL语言程序问题我出100块钱的饭钱。 liudingding 2017-7-29 51113 liudingding 2017-7-31 09:48
我出100元饭钱找人给我看一下我的AHDL语言程序 liudingding 2017-7-29 3999 huangqi412 2017-7-30 09:04
请帮忙看看下面另外几个verilog HDL程序问题如何修改 liudingding 2017-7-28 4737 RAMILE 2017-7-29 13:47
请看一下这段问题verilong HDL语言应怎么改 liudingding 2017-7-27 3682 liudingding 2017-7-27 16:12
RAISR: Rapid and Accurate Image liyang53719 2017-7-26 0623 liyang53719 2017-7-26 11:13
EPM240输出和设定逻辑不一致,为什么? liudingding 2017-7-23 7842 as9901 2017-7-24 17:13
请教VIVADO 如何将32位数据拆分送两个16位乘法器 attach_img gongcsf 2017-7-19 61769 gongcsf 2017-7-21 17:17
请教一下cycloneIV和DDR的硬件连接问题 dream215 2017-6-7 81116 rerainings 2017-7-18 16:34
请教下我的AD9361示波器为何没有保存设置选项 attach_img Lucifer丶HH 2017-7-5 1755 程科 2017-7-17 14:24
ucgui下制作漂亮按键 attach_img heatlevel chun2495 2013-9-13 5623454 hxhz123456 2017-7-8 17:42
FPGA电子竞赛套件已在XILINX和ALTERA平台上实现(含VHDL和Verilog代码) attach_img navalguy2 2011-4-3 5310986 zaldy30 2017-7-7 15:50
新手求教 attach_img ruan18278816371 2017-7-5 291766 armok 2017-7-6 23:15
讨论:M4与FPGA通信接口:QSPI是否可行? attach_img sblpp 2016-9-9 143996 zzsczz 2017-7-3 22:13
最近有谁登录xilinx技术论坛吗 ?我总是登录不了 attach_img atom100 2017-5-12 31185 atom100 2017-6-29 08:07
科技发展太快了,大家来DIY个I7玩玩吧 attach_img sme 2017-5-19 264235 face9 2017-6-22 14:39
做多路的hdmi控制器方案又那些? microcreat 2013-9-20 31181 zx310500 2017-6-21 14:53
请问有没有人用CPLD桥接来设计PLC的背板总线? leecny2012 2012-7-17 112739 linjpxt 2017-6-16 23:19
用cpld来实现串口通信,最大波特率可以多少? justforfun 2017-6-14 132081 huangqi412 2017-6-15 23:04
xilinx(赛灵思)FPGA培训教程 包含例程 attach_img lanqilove 2010-11-9 5111222 lyl520719 2017-6-9 06:56
求推荐:Altera公司的FPGA型号 ShyFox 2017-6-6 181732 feiyangbc 2017-6-8 22:10
Quartus程序modesim仿真时寄存器不知为何变成了负数 attach_img LQS1200 2017-6-7 3877 LQS1200 2017-6-8 00:46
MAX V cpld,bank电压可调,但当不是3.3V时,jtag无法下载,什... ababvic 2017-6-3 2884 ababvic 2017-6-5 08:50
modelsim se 10.5 for win64 百度网盘分享 attachment jjl3 2016-4-2 136194 lyl520719 2017-6-5 00:18
在箱底翻出一块ADV7123板子,求原理图或者接口定义 attach_img mangocity 2014-9-12 92149 z123 2017-6-3 18:05
请问一下有哪位大虾有OFDM基带处理的verilog的demo啊 freewind_1129 2010-7-21 32384 hanshiruo 2017-6-1 22:01
高级FPGA设计 结构、实现和优化(PDF) McDeggy 2010-3-1 287867 ronic 2017-5-31 23:36
请问一下用FPGA开发个DDC的实例需要多少花费 attach_img gongcsf 2017-5-19 101595 xivisi 2017-5-31 11:31
求cycloneIV通过JTAG下载到Flash的引导文件及流程,谢谢 attachment dream215 2017-5-26 5850 dream215 2017-5-31 08:57
关于特权同学串口程序的仿真 bbskate 2013-6-1 21251 xyd20405 2017-5-30 11:46
fpga的io口,可以用来给其他芯片供电吗? justforfun 2017-5-20 112522 bg6agf 2017-5-27 16:09
QuartusII13.1调用modelsim进行仿真,modelsim闪退 attach_img mayo20102012 2017-5-24 81936 LQS1200 2017-5-24 10:41
关于FPGA对SDRAM的按列读写问题 新人帖 ximuyi 2013-12-14 182976 justdomyself 2017-5-24 09:19
发一个fpga锁相环解调FM的工程 attach_img clumsy233 2016-7-21 143182 小学肄业 2017-5-21 14:18
Xilinx ISE bit文件的如何生成Bin文件 attach_img xuysh 2017-5-18 41949 xuysh 2017-5-18 13:23
altera的IP核fifo,在清除时出现问题。 lqluocn 2017-5-17 41095 我是一个大白菜 2017-5-18 07:45
共享2种4.3寸液晶驱动的PCB工程(CPLD和RA8875) attach_img b57203493 2016-11-18 273113 xml2028 2017-5-17 19:37
FPGA以24MHz速度读一次写一次100MHz的SRAM a9191389 2017-5-10 181897 lyl520719 2017-5-17 16:22
图中DMA、RAM的作用?为何都映射到PCIE地址空间? attach_img atom100 2016-6-30 1910 yf869778412 2017-5-16 17:34
下一页 »

快速发帖

友情提示: 您当前发帖的板块是:FPGA。反政府言论将被立即封锁ID 。发错分论坛、标题不合格、重复发帖、大量使用大字体和彩色字,都是违规。点此查看更多发帖规则
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子论坛 ( 公安交互式论坛备案:44190002001997 粤ICP备09047143号 )

GMT+8, 2022-7-6 18:03

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

返回顶部 返回版块