想了解LGT静电测试

ju748

LGT 发表于 2012-4-22 10:08
LGT8F0XA已经过了ESD测试， HBM： 2000V， CDM 500V

这个指标有点低…

开个盖做个EMMI看看烧哪里了

ju748

shamiao 发表于 2012-4-22 10:34
电火花可不是一般的干扰源……不用说直接打，拿导线感应过来都是个事儿。。。
说真的，如果应用环境非得放 ...

GJB才是军工要求，一般叫做国军标，电火花根本不算啥。。。

ju748

我这边最最简单的芯片也是这指标：



LGT还应该再打上去点。否则和日系比就没优势了。

国内放弃使用STC的基本上都是静电过不了

改投日系的，现在日系的价格和量都很大，LGT要是想分蛋糕的话还是要严格要求自己

否则招牌做的和STC一样那就得不偿失了。

ju748

LGT 发表于 2012-4-22 10:08
LGT8F0XA已经过了ESD测试， HBM： 2000V， CDM 500V

EMMI的照片不太好传就算了。

可以把ESD和Latchup报告上传么？

ju748

LGT 发表于 2012-4-22 18:36
HBM 2000V后，我们的芯片是可以正常工作的。 打坏的话， 估计也要3500V以上。

楼上说的很对， 我们一定 ...

可惜阿莫就给了我一个评估套件，否则我就帮你们看下了~

一般对别家的芯片，我喜欢打到死的那种，比较变态~哈哈~

高低温冲击和1000小时老化都做过么？对几个模拟参数比较关心~哈

ju748

rei1984 发表于 2012-4-23 00:37
可惜阿莫就给了我一个评估套件，否则我就帮你们看下了~

一般对别家的芯片，我喜欢打到死的那种，比较变态~ ...

首先先要大致了解几个词，decap，pad，pin，bounding，rebounding

如果要打到芯片内部，除非芯片是陶封的，且顶面开盖的，否则那需要对芯片decap，说白了就是开盖，把塑封化掉

那么啥是PAD呢？就是Wafer上割下的die上面用来bounding的地方，当然芯片不会每个pad都引到pin上，有些PAD是用作CP测试用的

那有些实验发现芯片有了问题需要看到内部pad怎么办呢？就只能去掉点无用管脚进行rebounding工作，把想看的脚引到割去原有金线的

pin上，一般来说这么做好是会重新打黑胶的，所以也不太会直接打pad，除非芯片失效，怀疑是植过线的pad耦合到没有引出的pad上

那才会直接对没引线的pad引出后再打，因为一般die上pad都靠的比较近，为了省面积，直接打容易误伤，所以直接打的可能性比较少。