魏坤示波器的AD采样率为什么要变

lyyyuna · 发表于 2012-8-4 16:23:27

RT，能否采用不变的采样率？

WUWEWU · 发表于 2012-8-4 18:04:29

那你做个出来给大家瞧瞧，即要保证高速率又要保证低速率，又要反应快

lyyyuna · 发表于 2012-8-4 18:59:53

WUWEWU 发表于 2012-8-4 18:04
那你做个出来给大家瞧瞧，即要保证高速率又要保证低速率，又要反应快

低频的信号仍用高采样速率会有什么问题呢？

gzhuli · 发表于 2012-8-4 19:08:01

lyyyuna 发表于 2012-8-4 18:59
低频的信号仍用高采样速率会有什么问题呢？

主要是储存深度问题。
如果AD不降频，可以在FPGA里丢掉一些采样。不过AD降频通常会同时延长采样保持时间，起到带宽限制的作用，FPGA丢采样没办法延长采样保持时间，所以一般不会直接丢，而是用DSP做数字抽样处理，这需要极大的运算量，中高端示波器才会这么做。

lyyyuna · 发表于 2012-8-4 19:15:06

gzhuli 发表于 2012-8-4 19:08
主要是储存深度问题。
如果AD不降频，可以在FPGA里丢掉一些采样。不过AD降频通常会同时延长采样保持时间 ...

懂了。。

newbier · 发表于 2012-8-4 19:23:55

gzhuli 发表于 2012-8-4 19:08
主要是储存深度问题。
如果AD不降频，可以在FPGA里丢掉一些采样。不过AD降频通常会同时延长采样保持时间 ...

呃。。。。这个我持保留意见

lyyyuna · 发表于 2012-8-4 19:29:01

newbier 发表于 2012-8-4 19:23
呃。。。。这个我持保留意见

为什么呢？

newbier · 发表于 2012-8-4 19:38:29

除了能省电，没有其他任何好处

阿莫论坛20周年了！感谢大家的支持与爱护！！