编码器的波特率允许抖动范围（Permissible jitter）该如何理解？

68336016 · 发表于 2021-7-8 09:32:44

这是多摩川编码器上的表格，波特率2.5Mbps，就是一个bit用时400ns。手册上Permissible jitter是±100ns。

这里是说每个bit位都允许误差100ns，比如一直保持都是300ns，波特率保持1.875Mbps？
或者只是说每个bit用时 300ns-400ns-500ns-400ns 这样时间有上下抖动但是频率基本不变？

wye11083 · 发表于 2021-7-8 10:05:53

jitter指周期抖动，这种情况主要出现在差分耦合不好，或者单端线较长，负载电容较重的情况。你再找找应该还有个ppm这个是容许频率偏差。你可以300-400-500-400但是不可以全部300。比如usb和pcie允许最大1000ppm？的频率偏差，但是允许最大30%的jitter--这个很正常，一长串0或1后面跟个1 bit 1或0再接着跟一长，串0或1，中间这个单bit会变得很小。

1a2b3c · 发表于 2021-7-8 12:29:54

相当于占空比变了，但周期不变，如果是累计误差的话，波特率就变得吓死人了啊

编码器的波特率允许抖动范围（Permissible jitter）该如何理解？

本帖子中包含更多资源

阿莫论坛20周年了！感谢大家的支持与爱护！！

浏览过的版块