amobbs.com 阿莫电子技术论坛

标题: QFN焊盘设计讨论----已增加IPC数据 [打印本页]

作者: 务实贴片总工 时间: 2017-7-14 10:52
标题: QFN焊盘设计讨论----已增加IPC数据
本帖最后由务实贴片总工于 2017-7-18 15:19 编辑

查阅了一些资料，个人总结了几项QFN 焊盘设计要求
1、pcb焊盘外延量<0.5mm,个人建议0.3～0.5mm。
2、pcb热焊盘尺寸跟IC底部焊盘尺寸接近。
3、散热孔尽量设计成少漏锡的孔（孔径小一点），不发热尺寸小的qfn不打孔应该也可以吧。

[attach]380129[/attach]
我们最近加工的一个0.65脚距QFN24图片，有没有感觉焊盘上的锡看起来好别扭。
因为这款QFN侧面无镀层（侧面为黄色，底面为白色），所以侧面通常不上锡，锡全堆积在外面焊盘上，连锡风险增大。
如果侧面有镀层，效果可能会好一些。

[attach]380127[/attach]
对比之前加工的另一款0.5脚距QFN10。

不少朋友为了手工焊接，把焊盘画得很长，或者各种改。建议做设计的新手朋友多看手册吧。
焊盘设计长，钢网厂只会根据焊盘把孔加长，结果不是锡多，就是锡少。

[attach]380128[/attach]
mpu-6050焊盘设计建议外延为0.4。

作者: 务实贴片总工 时间: 2017-7-14 10:57
MPU-6050_DataSheet
https://store.invensense.com/dat ... ataSheet_V3%204.pdf

作者: 务实贴片总工 时间: 2017-7-14 10:58
一份QFN焊盘设计的文档
https://wenku.baidu.com/view/4cc ... 001ffb.html?re=view

作者: jiaxinhui 时间: 2017-7-14 11:41
正好咨询一下楼主，前段时间一个板子上用到QFN24封装的芯片，这个芯片的管脚焊盘尺寸设计为0.8*0.25mm. 做回来的钢网感觉管脚的孔小了，手工刷的锡膏，几个边都没有印上锡膏。请为这是什么原因？

作者: wye11083 时间: 2017-7-14 11:42
你说的那种侧面无焊盘的，如果焊盘伸外面了就要sb了。亲身经历，有一批ilcc封装的传感器，焊盘在底下，离边还有约0.3mm。开始boss弄的焊盘伸出来老长了，手焊95%虚焊，只能吹，而吹完虚焊也有10%左右。上次我终于把封装改了，之后良品率大幅提升，只要正常刷一遍再贴，基本上95%以上木有问题。这可是个巨大的坑啊。估计没多少人用过这类封装，或者都是得过且过那种。

作者: 深圳嘉立创-SMT 时间: 2017-7-14 11:59
AD中, 要是连IPC-7351 封装向导都不会用, 就别指望他能设计出正确的焊盘.

作者: 务实贴片总工 时间: 2017-7-14 12:25
本帖最后由务实贴片总工于 2017-7-14 12:27 编辑

jiaxinhui 发表于 2017-7-14 11:41
正好咨询一下楼主，前段时间一个板子上用到QFN24封装的芯片，这个芯片的管脚焊盘尺寸设计为0.8*0.25mm. ...

引脚间距应该是0.5或者0.4吧
1、不好下锡的话，钢网开薄点的0.1mm厚度。
2、确定锡膏没变质。测试锡膏粘度，搅拌应该像糖浆一样，能拉丝；如果成豆腐渣肯定就不能用了。
3、钢网使用后洗干净。注意擦网频率，我们有款0.4mm间距的板，刷两张，擦一次钢网。
再可能就是你没刷好了，起钢网前看下对应孔里面有没有锡膏，起钢网后再看下原来钢网孔里面到板子上没有。

作者: walker 时间: 2017-7-14 13:46
焊盘太长了，不利于锡从侧面爬升。手工焊倒无所谓

作者: 务实贴片总工 时间: 2017-7-14 14:19

cocalli 发表于 2017-7-14 13:54
看楼主的图片，qfn锡全部没有爬锡
1：IC氧化+焊盘长， IC氧化没什么好说的，
2：严格按数据手册做就好，这 ...

侧面无镀层（侧面看过去引脚是黄色，非白色），你那边能让他爬锡？

作者: 务实贴片总工 时间: 2017-7-14 14:48

cocalli 发表于 2017-7-14 14:24
正常的都是没有镀层的（切口有些是铜本色），
如果有氧化，自能提前处理下，不过批量就没法搞，几个样品 ...

好吧，你比较牛。

这款IC在我们这边100%侧面不爬锡，底面拆开焊接良好，客户那边做功能测试也正常。

我能说同一款板子上，两款不同的qfn，一款100%侧面爬锡，另一款100%侧面不爬么。

没有涂镀层的切割侧面，IPC无强制要求！

作者: 务实贴片总工 时间: 2017-7-14 17:39

cocalli 发表于 2017-7-14 15:31
晕，我的回复没有和你比较啊，也没说你做的不好好吧。
楼主位的图片，是堆锡了，焊盘长的，IC又有点氧化 ...

主要表达的是焊盘设计，这个产品焊盘画得太长，连锡风险高。

最好不要搞2.2倍长，焊盘建议外延不要超过0.5。

作者: myxiaonia 时间: 2017-7-15 09:06
我用过一次，但是不是不说，焊盘太短手焊确实是连不上啊

作者: 偏偏倒倒 时间: 2017-7-16 17:21
钢网又没有必要一定要和焊盘形状大小一样，事实上，经常都是不一样的。

作者: 务实贴片总工 时间: 2017-7-17 09:42

偏偏倒倒发表于 2017-7-16 17:21
钢网又没有必要一定要和焊盘形状大小一样，事实上，经常都是不一样的。

愿意出1000块钱做一张钢网再说这种话吧。钢网厂如何知道是你的元件脚长一些，还是pcb焊盘画长了，打电话来问你？

正规pcb设计人员设计焊盘时会把钢网层一起设计。
国内一般的钢网怎么来的，根据钢网层尺寸猜元件，然后做相应调整。他们不知道你某个位置是放0603还是0805，他们只能根据你设计的大小来猜。

作者: 务实贴片总工 时间: 2017-7-17 09:44

myxiaonia 发表于 2017-7-15 09:06
我用过一次，但是不是不说，焊盘太短手焊确实是连不上啊

侧面不好上锡的qfn，你画再长烙铁也很难焊上，只能吹。

作者: 偏偏倒倒 时间: 2017-7-17 18:36

务实贴片总工发表于 2017-7-17 09:42
愿意出1000块钱做一张钢网再说这种话吧。钢网厂如何知道是你的元件脚长一些，还是pcb焊盘画长了，打电话 ...

你的钢网层gerber文件难道不是你提供的？
如果不是，那就另当别论。
这就跟不提交gerber，PCB做错的性质一回事情了。
自己的PCB设计，每个焊盘的开窗大小和形状，自己应该定义好，而不是让厂家去猜。

作者: 务实贴片总工 时间: 2017-7-18 09:49

偏偏倒倒发表于 2017-7-17 18:36
你的钢网层gerber文件难道不是你提供的？
如果不是，那就另当别论。
这就跟不提交gerber，PCB做错的性质 ...

你意思设计pcb时gerber焊盘画长了，gerber钢网层再画短一点。这样的高手是很少的。

钢网大部分情况不能按钢网层1：1开。比如同一个芯片0.5脚距，做0.12和0.08的钢网，开孔大小就会不同。
你应该知道一般0805，1206钢网要开防锡珠吧；只给个gerber，没人能准确判断哪些位置是0805，我了解到行业内都是根据经验猜哪些是0805，然后再做防锡珠。如果有人把0805的焊盘画成跟0603一个大小，钢网厂就没办法了。

作者: aleyn 时间: 2017-7-18 10:05

cocalli 发表于 2017-7-14 15:31
晕，我的回复没有和你比较啊，也没说你做的不好好吧。
楼主位的图片，是堆锡了，焊盘长的，IC又有点氧化 ...

2.2倍有点太长了吧，如果是手焊倒问题不大，贴焊很容易堆锡，我试过。
我按几个官方DS算了下，常规用法大概都是1.5倍左右。比如0.5的pad，PCB在0.8这样。

作者: 务实贴片总工 时间: 2017-7-18 15:15
本帖最后由务实贴片总工于 2017-7-18 15:18 编辑

参照IPC，元件引脚脚尖方向建议不超过0.4mm，往后建议为0。
[attach]380699[/attach]

作者: kickdown 时间: 2020-2-10 22:22

务实贴片总工发表于 2017-7-14 12:25
引脚间距应该是0.5或者0.4吧
1、不好下锡的话，钢网开薄点的0.1mm厚度。
2、确定锡膏没变质。测试锡膏粘 ...

请教一下，用什么擦网呢？我只是几个样板，土法上马用纸巾，结果总是挂在上面纤维……

作者: leowood1 时间: 2020-7-5 13:37
建议焊盘使用化锡

作者: armok. 时间: 2022-12-7 22:28
帖子移动通知：
原分论坛：务实贴片
目标分论坛：PCB
移动时间：0小时之后

欢迎光临 amobbs.com 阿莫电子技术论坛 (https://www.amobbs.com/)