搜索
bottom↓
回复: 24

fpga+stm32的信号采集方案设计的问题

[复制链接]

出0入0汤圆

发表于 2015-5-18 22:40:22 | 显示全部楼层
根据写入读出总带宽需求评估

出0入0汤圆

发表于 2015-5-19 20:07:27 | 显示全部楼层
aureole 发表于 2015-5-19 20:03
可以看看我的icore2;当然,用 SRAM 是最简单的。 用 SDRAM 稍微复杂点。最主要的是一次触发;你要存多少点 ...

这个不成问题,fpga做FIFO,存满1页突发写一页
回帖提示: 反政府言论将被立即封锁ID 在按“提交”前,请自问一下:我这样表达会给举报吗,会给自己惹麻烦吗? 另外:尽量不要使用Mark、顶等没有意义的回复。不得大量使用大字体和彩色字。【本论坛不允许直接上传手机拍摄图片,浪费大家下载带宽和论坛服务器空间,请压缩后(图片小于1兆)才上传。压缩方法可以在微信里面发给自己(不要勾选“原图),然后下载,就能得到压缩后的图片】。另外,手机版只能上传图片,要上传附件需要切换到电脑版(不需要使用电脑,手机上切换到电脑版就行,页面底部)。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子技术论坛 ( 粤ICP备2022115958号, 版权所有:东莞阿莫电子贸易商行 创办于2004年 (公安交互式论坛备案:44190002001997 ) )

GMT+8, 2024-5-3 04:56

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

快速回复 返回顶部 返回列表