有限解答C/C++/Xilinx方面的较难问题, 欢迎提问

canspider

问一个跨时钟域的问题，下面这个跨时钟域的代码能不能可靠工作，将A时钟的flag同步到B时钟
前提条件：
1. clkA和clkB时钟频率差在50%以内。即A为100MHz，那么 50MHz <  B <150Mhz
2. flagA出现频率不会超过 FclkA/4。即flagA最多4个clkA出现一次
3. flagA只会保持1个时钟周期
4. syncB尽量不要扩展为3位，减少延时
module crossflag(
    input clkA,
    input flagA,
    input clkB,
    output flagB
    );
reg toggle = 0;
always @(posedge clkA) toggle <= toggle ^ flagA;
reg [1:0] syncB = 0;
always @(posedge clkB) syncB <= {syncB[0], toggle};
assign flagB = (syncB[1] ^ syncB[0]);
endmodule

canspider

get500wan 发表于 2020-3-22 10:47
不能吧，flagA最短只有一个clka时钟，clkb又比clka慢，看不到toggle的脉冲吧。

toggle只在flagA上升沿变化，频率最高FclkA/4，这个是低于clkB的