求教：大家是否遇到过三态门的高阻态失效的情况？

VanZ7 · 发表于 2020-4-11 11:02:04

我又来了，还是一样的电路。
之前的原帖：https://www.amobbs.com/thread-5731168-1-1.html
问题描述：通信电路测量时发现输入阻抗极低，以前以为是设计原因，现在测试发现与三态门有关
拆掉三态门后阻抗就恢复正常。三态门控制引脚是正确的拉高阻态状态，但对地却有一个小电阻，导致整体输入阻抗变低。

三态门的高阻态失效了？？？还是说另有原因？和PCB布线是否有关？请求坛友帮助

lcw_swust · 发表于 2020-4-11 11:02:05

本帖最后由 lcw_swust 于 2020-4-11 11:51 编辑

也许不是三态门失效,而是三态门管脚的钳位二极管起作用了.
大多数芯片IO口内都有钳位二极管,但是大多数也没画出来.

你这里应该是负压被钳位了,建议R5串联100nF电容.
L1上是交流信号.

zchong · 发表于 2020-4-11 13:10:12

有点晕，三态门出来的信号直接和另外一个信号连接在一起？
楼上的分析有道理，建议用示波器看看波形，是不是有明显的截断。

xyz.543 · 发表于 2020-4-11 13:46:13

三态门控制引脚？不就是那 /OE 引脚？！实在是看不懂？呵呵～

VanZ7 · 发表于 2020-4-11 15:12:02

xyz.543 发表于 2020-4-11 13:46
三态门控制引脚？不就是那 /OE 引脚？！实在是看不懂？呵呵～

确实是负半波消失了，加上电容好使。谢谢大佬！

求教：大家是否遇到过三态门的高阻态失效的情况？

本帖子中包含更多资源

阿莫论坛20周年了！感谢大家的支持与爱护！！

本帖子中包含更多资源