上拉电阻位置讨论，OD情况下上拉电阻大家靠近源端还是接收端

cne53102

当PG高阻态时，无论上拉电阻放置在PG附近还是在EN附近，这根线都是单端悬空的，
不要忘了EN作为一个逻辑输入，其本身就是一个高阻态输入。

我的回答是，上拉电阻应放置在接收端附近。

这个问题这样形容起来确实可能让人拿不准主意，但是换一个相似的情景我想大家一定没有争议：
拿MCU的复位上拉电阻为例，MCU的复位脚是一个高阻态逻辑输入，
这个上拉电阻靠近MCU复位脚是好的，复位脚通过一段长导线再连接上拉电阻是不好的，这没什么毛病吧？
编辑补充：应该没有人会把复位的上拉电阻安装在烧录口那边吧？

楼主这个PG+EN其实也是一样的。

要是实在难受，也可以两边各放一个上拉电阻，这样就没有悬空的了，电阻很便宜，无所谓的，阻值小一点上拉强一点，也更抗干扰。