PLC IO扩展协议问题

carolxr · 发表于 2009-5-6 17:55:30

有一台PLC是cpu板＋IO扩展板＋电源板的结构。CPU是M30624，IO扩展板的逻辑使用CPLD做的。CPU板与IO板之间有个40pin的接口。
这是接不可扩展IO板时的接口信号:

(原文件名:JAK.JPG)
在CPU板接普通IO板时，CPU通过40pin的接口直接控制32个IO点。
在CPU接扩展IO板时，40pin的接口除了电源和空脚，都接在CPLD上。

通过测试，PIN7在接普通IO板时是悬空的，为高电平，在接IO扩展板接到CPLD上，一直处于低电平，可能是用来判断IO板是普通IO板还是可扩展IO板。PIN6一直是500KHZ的方波。

当输入X07~X00时，CPU_X17~CPU_X10 均为740HZ左右的脉冲波形(如下图CH1通道)，CPU_X7 ~ CPU_X0 分别对应X07~X00(低电平效1111 1110对应X0)，CPU_Y7 ~ CPU_Y0 分别对应Y07~Y00(高电平效0000 0001对应X0)。

(原文件名:X17.JPG)

当输入X17~X10时，CPU_X7 ~ CPU_X0 一直为11111111，CPU_Y7 ~ CPU_Y0 一直为00000000. CPU_X17 ~ CPU_X10的波形则有所变化：当输入X17~X10的某一个信号时，对应的图形就变成了上图中CH2通道的波形。

另外CPU_Y17 ~ CPU_Y10 一直是些莫名其妙的波形。其中PIN14（CPU_Y13）脚的波形如下图：

(原文件名:TEK0000.JPG)
有点想SPI的CLK，但自写分析又不对。

目前还没有弄懂这到底是用的什么样的编码方式，请教各位，有熟悉的朋友帮忙给个提示，谢谢！

carolxr · 发表于 2009-5-7 09:25:04

没有人熟悉吗?

Fx1N_Crack · 发表于 2009-5-7 10:41:14

台达的还是三菱的，不太象三菱

carolxr · 发表于 2009-5-7 11:06:06

不是台达，也不是三菱的，是台湾LY的。

carolxr · 发表于 2009-5-7 11:16:38

补充一些引脚的波形图：

PIN6(CH1)和PIN8(CH2):

(原文件名:PIN6_PIN8_1.JPG)

PIN8(CH1)和PIN10(CH2):

(原文件名:PIN8_PIN10.JPG)

PIN10(CH1)和PIN12(CH2):

(原文件名:PIN10_PIN12.JPG)

PIN12(CH1)和PIN14(CH2):

(原文件名:PIN12_PIN14.JPG)

PIN14(CH1)和PIN16(CH2):

(原文件名:PIN14_PIN16.JPG)

PIN16(CH1)和PIN18(CH2):

(原文件名:PIN16_PIN18.JPG)

PIN20 和 PIN22 为低电平。

carolxr · 发表于 2009-5-7 16:28:16

哎，要失望了！这么多的高手。。。或许是还没看到，再等等。。。

carolxr · 发表于 2009-5-9 14:35:41

搞明白了，是总线方式。

bkkman · 发表于 2009-5-17 14:08:08

对于这类的信号,分析其波形不能是主要方法,而应用逻辑分析仪分析它们的相关性.

tssing · 发表于 2009-6-15 21:24:14

IIC？？？

PLC IO扩展协议问题

阿莫论坛20周年了！感谢大家的支持与爱护！！