TQFP100 脚间距0.5mm，为什么ST大厂4周8个管脚加粗？

rei1984 · 发表于 2013-1-17 09:51:14

本帖最后由 rei1984 于 2013-1-17 09:53 编辑

我在论坛问的问题都是一些设计细节问题，发这个帖子是因为之前有DFM培训，给其中有讲到这个点。可惜不争气的我，竟然迷糊睡着了。

现在自己碰到这个问题了，所以想问问有没有知道这种设计的英文术语叫什么？

问题有3：

1.红色区域这种设计方式英文叫什么，或者中文叫什么名称？（哪位能上传相关pdf就更加好了）

2. 蓝色区域画线有什么好处，快速定位某个pin？给调试人员方便？

3. 在pcb 厂家里面，用怎样的工艺和机器来确认 pcb板子上所有元器件都没有虚焊？

同时本帖也把知识分享给做PCB的同仁，谢谢

mcu_mouse · 发表于 2013-1-17 10:42:46

本帖最后由 mcu_mouse 于 2013-1-17 11:25 编辑

1，这个应该是过波峰焊的，叫什么偷锡吧。贴片也有过波峰焊的。不过贴片件要点红胶才行。四个角这么加宽主要是防止焊锡在最后2个引脚粘连。所以叫偷锡

2，丝印那么加是方便维修的数脚。间隔10个引脚放一根。

3，一般贴片厂有AOI机子进行检测的，先确认一个没问题的首件，然后用AOI给它拍好照。再以后的板子就会以这块板的图片来进行对比，那个报警的阈值可以调节的。然后再根据地区部位目检，贴不良标签。

mcu_mouse · 发表于 2013-1-17 10:49:41

本帖最后由 mcu_mouse 于 2013-1-17 10:51 编辑

手机照的，照的不是很清楚。不过芯片的那最边上几个脚还是看的清楚了。

gzhuli · 发表于 2013-1-17 09:51:15

rei1984 发表于 2013-1-17 11:43
引来了大师：

英文叫self-alignment。
我没找到理论性的资料，也很少看到这样的设计，因为QFP本身就是自对准的，但加大的焊盘肯定能加大表面张力。
至于为何要增大四角焊盘获得额外的拉力，要增大多少，估计只有加工厂根据自己的工艺摸索出来的。

gzhuli · 发表于 2013-1-17 13:35:56

mcu_mouse 发表于 2013-1-17 12:39
这四个焊盘最主要的目的应该不是自对准用的。

自对准效果是指即使印刷电路板的安装焊盘和安装封装的管脚 ...

这板子明显不是波峰焊工艺，更加不可能是手焊，除了自对准应该没什么合理解释了。
QFP确实没见过这样的设计，不过在某些LGA/QFN见过类似的做法，像下面这份Freescale加速度计的PCB设计说明就要求四角钢网开大些以获得更精确的定位。

physis · 发表于 2013-1-17 09:54:25

本帖最后由 physis 于 2013-1-17 09:56 编辑

1.应该不是管脚加粗，只是PCB封装的4个焊盘加粗，估计是用来在回流焊的时候更好的定位
2.你说的没错，方便找引脚

rei1984 · 发表于 2013-1-17 09:56:10

physis 发表于 2013-1-17 09:54
应该不是管脚加粗，只是PCB封装的4个焊盘加粗，估计是用来在回流焊的时候更好的定位 ...

恩，这是一种设计，设计人员故意的，请问英文名称叫什么？我就是给忘记了。

plc_avr · 发表于 2013-1-17 09:57:20

电源线加粗很正常啊，我也经常这么干，芯片引脚宽度是和其它一样的。

rei1984 · 发表于 2013-1-17 10:00:36

plc_avr 发表于 2013-1-17 09:57
电源线加粗很正常啊，我也经常这么干，芯片引脚宽度是和其它一样的。

兄弟你偏离了主题，这个是 DFM设计，和net 没关系的，老美和日本很多企业的高工艺板子都有这样的设计，并非电源。

如果是电源，我就不会开这个帖子了。因为99%的设计人员都知道的。不过，谢谢你的回复哦。让我们坐等高手出现吧

pulan · 发表于 2013-1-17 10:00:41

3.AOI

conandllu · 发表于 2013-1-17 10:15:22

3.aoi 只能检测是否贴对元件，是否贴正。ic管脚的虚焊，连焊一般看不出。连焊可以人工，或者x光机。虚焊只能人工检测

sufeila · 发表于 2013-1-17 10:21:44

见过日本早期的PCB这样设计的很多，有的还增大很多，一大块，应该是和工艺有关，是否过波峰焊的

conandllu · 发表于 2013-1-17 10:30:15

sufeila 发表于 2013-1-17 10:21
见过日本早期的PCB这样设计的很多，有的还增大很多，一大块，应该是和工艺有关，是否过波峰焊的 ...

贴片的似乎没有过波峰焊的，过回流焊吧。PBA的有这种焊盘拖出一段的封装，这个与工艺有关

JQ_Lin · 发表于 2013-1-17 10:38:42

四周8个管脚没有加粗。
仅仅是板面焊盘加宽，且不是对称加宽，只能向空闲的一侧展宽。

对于手工焊接时先用烙铁定位四角的工艺十分有益。

mcu_mouse · 发表于 2013-1-17 10:44:11

这个如果不是过的波峰焊。有可能只是用的以前的封装。

turf456 · 发表于 2013-1-17 10:51:22

楼上说的对，应该是过波峰焊的偷锡焊盘。
你看看你的板子是怎么加工的。

.titrwh · 发表于 2013-1-17 10:55:49

就是波峰焊时偷锡用的，只是延续使用到这里了，一般SOP这类两排引脚用的比较多。

stdio · 发表于 2013-1-17 10:57:53

前几天遇到个问题：这种QFP的板子，在维修、更换IC的时候，要用烙铁拖，拖到最后的时候，锡粘在最后两、三个引脚上就很难搞下来。如果用楼主照片中的焊盘的话，到最后的时候，锡就跑到最后那个“偷锡”的焊盘上，就很完美了。所以我的体验是：这种“偷锡”的焊盘，即使是回流焊用不到，在维修的时候也是有好处的。

rei1984 · 发表于 2013-1-17 10:57:57

我来补充一下偷焊焊盘设计方式

和图片上的pcb焊盘加粗不符合

我上面的图片出自

stm32f4开发板，大家可以拿起手里的开发板看下。

rei1984 · 发表于 2013-1-17 11:05:15

stdio 发表于 2013-1-17 10:57
前几天遇到个问题：这种QFP的板子，在维修、更换IC的时候，要用烙铁拖，拖到最后的时候，锡粘在最后两、三 ...

这种“偷锡”的焊盘，即使是回流焊用不到，在维修的时候也是有好处的。

// 有点靠谱。是我没想到的，

plc_avr · 发表于 2013-1-17 11:13:38

rei1984 发表于 2013-1-17 10:00
兄弟你偏离了主题，这个是 DFM设计，和net 没关系的，老美和日本很多企业的高工艺板子都有 ...

,误解了，跑题了。

gzhuli · 发表于 2013-1-17 11:25:18

自对准用的。

rei1984 · 发表于 2013-1-17 11:43:53

gzhuli 发表于 2013-1-17 11:25
自对准用的。

引来了大师：

大师能不能给一个英文的名称，或者 pdf 什么的，这样因为焊盘设计涉及到加宽多少，或者是加宽多少百分比。 IPC 标准或者其他什么文献肯定会有一个具体的数据（我郁闷了很久，无论是百度还是 google 由于缺乏关键字的准确描述，一直都没找到靠谱的资料），

设计师自己拍脑袋胡乱加宽多少，在pcb设计行业肯定是不太正确的。

aozima · 发表于 2013-1-17 11:46:18

学习了，仔细研究一下。

jacky_yhy · 发表于 2013-1-17 12:17:50

蓝色框中的丝印仅仅是标示。方便数管脚的，5个引脚就标记一下

adda · 发表于 2013-1-17 12:30:46

本帖最后由 adda 于 2013-1-17 12:32 编辑

偷锡焊盘+7

zhiwei · 发表于 2013-1-17 12:34:25

避免空焊或碰断吧，我一半也这么做，不要在封装上面动手脚，布线完毕后空闲的地方可以放一些铜皮就可以了。

mcu_mouse · 发表于 2013-1-17 12:39:26

gzhuli 发表于 2013-1-17 11:25
自对准用的。

这四个焊盘最主要的目的应该不是自对准用的。

自对准效果是指即使印刷电路板的安装焊盘和安装封装的管脚之间对准精度低、发生错位，回流时可自动修复为正常位置的现象。各安装元件的自对准力可以通过以下公式确定，可通过比较该自对准力和元件本身的重量来推断是否达到自对准效果。

自对准力 = γ×L×n

γ: 焊料的表面张力

L: 封装管脚和焊料的接触长度（外周）

n: 封装的管脚数

注：Sn-3Ag-0.5Cu焊料的表面张力参考值为558 mN/m

自对准效果如下，看它的介绍是说LQFP封装本身就具有自对准的效果。
http://cn.renesas.com/products/p ... 3_2/3_2_3/index.jsp

rwdxty · 发表于 2013-1-17 12:56:52

当qfp其它引脚因为线宽不一样会导致热度不均匀时，4个角的大焊盘有助于qfp芯片自己归位，锡越多表面张力越大

mcu_mouse · 发表于 2013-1-17 13:01:45

刚仔细看了下图，发现STM的四周的几个脚，有几个是电源和地，不知道它是否也有加粗电源线的意思在里面。

mcuprogram · 发表于 2013-1-17 13:13:39

mcu_mouse 发表于 2013-1-17 10:42
1，这个应该是过波峰焊的，叫什么偷锡吧。贴片也有过波峰焊的。不过贴片件要点红胶才行。 ...

make

javabean · 发表于 2013-1-17 13:13:42

DFM是Design for Manufacturability(可制造性设计)的简称……
都这么高端，工具带的标准的焊盘都没有这么设计啊，看来还得自己搞……

xiaoerge · 发表于 2013-1-17 14:17:20

11楼解释得比较清楚了

3. 在生产线上有AOI，下线后有的还有JTAG扫描之类的测试

mcu_mouse · 发表于 2013-1-17 14:38:09

gzhuli 发表于 2013-1-17 13:35
这板子明显不是波峰焊工艺，更加不可能是手焊，除了自对准应该没什么合理解释了。
QFP确实没见过这样的设 ...

看图上的说明是说钢网开孔的时候将四个角的焊盘处开大一点，且向外扩张。
这样在刷锡膏时会有一部分不在焊盘上，那么在过回流焊时，焊锡熔化，由于焊锡的流动性会往焊盘方向流动。那如果有芯片没有贴准，就会被焊锡给拉回到准确的位置上去。
按我的理解，如果焊盘也开这么大，跟所有焊盘一样大小的自对准的效果是一样的了。

gzhuli · 发表于 2013-1-17 15:33:28

mcu_mouse 发表于 2013-1-17 14:38
看图上的说明是说钢网开孔的时候将四个角的焊盘处开大一点，且向外扩张。
这样在刷锡膏时会 ...

这个钢网开法用途是保证芯片和PCB平行，四个角的锡多一点，把芯片稍微抬起，减少中间焊盘的牵扯力，防止芯片一边高一边低。

mcu_mouse · 发表于 2013-1-17 16:01:53

gzhuli 发表于 2013-1-17 15:33
这个钢网开法用途是保证芯片和PCB平行，四个角的锡多一点，把芯片稍微抬起，减少中间焊盘的牵扯力，防止 ...

大师不亏是大师。学习了。

ourdemo · 发表于 2013-1-17 16:09:53

gzhuli 发表于 2013-1-17 15:33
这个钢网开法用途是保证芯片和PCB平行，四个角的锡多一点，把芯片稍微抬起，减少中间焊盘的牵扯力，防止 ...

无所不知的咕大湿V5！！！。。。滔滔江水。。。

luolj · 发表于 2013-1-17 18:47:23

自对准，偷锡，学习一下。

Gnd · 发表于 2013-1-17 18:58:21

学习了。

skyxjh · 发表于 2013-1-17 19:53:35

PCB设计技巧：自对准、偷锡焊盘、引脚标线。

rei1984 · 发表于 2013-1-17 20:16:57

mcu_mouse 发表于 2013-1-17 10:42
1，这个应该是过波峰焊的，叫什么偷锡吧。贴片也有过波峰焊的。不过贴片件要点红胶才行。 ...

最后一个资料非常好，谢谢

esdart · 发表于 2013-1-17 20:17:59

gzhuli 发表于 2013-1-17 13:35
这板子明显不是波峰焊工艺，更加不可能是手焊，除了自对准应该没什么合理解释了。
QFP确实没见过这样的设 ...

学到不少东西，多谢大湿

rei1984 · 发表于 2013-1-17 20:25:09

结束帖子，欢迎大家学习。  尤其是mcu_mouse 网友upload的资料最为珍贵，希望各位layout工程师能多看看，减少错误的产生。

gzhuli大师的回复应该是最符合逻辑，再次告诉大家一个经验，真正的大厂设计师公司是可以控制工厂生产线。

委外加工其实只利用了工厂的劳动力，  其他包括锡膏的用料，  ic 预热烘烤，  等等都必须提出详细的要求，并却全程监控生产。

就像apple，利用富士康生产iphone4， apple 全程监控，甚至帮助工厂解决生产上说涉及的困难，帮助物料供货商研发新产品，这样的渗透深度，还有什么不可能做好的？？？

hdzl · 发表于 2013-1-18 11:34:50

看完此贴大有收获。
了解到了偷锡技术和标记引脚的方法，还有虚寒自动检测法。点子真的很好。

dory_m · 发表于 2013-8-28 08:00:55

学习，谢谢！！！

guowei681 · 发表于 2013-8-28 08:14:10

欧洲那些设计师比较喜欢那么设计，其实边沿焊盘加大，增加偷锡焊盘就单纯是应对贴片面过波峰焊设计的，引脚面加丝印表示是为维修做标记，方便维修的，在欧洲和美洲那边这种设计是一种比较标准的统一规格设计，锡膏回流焊边沿8个脚焊盘加宽，是为元件贴歪后过回流焊，在锡熔的时候利用不平衡表面张力将歪的芯片修正。

jueenkay · 发表于 2016-5-6 17:23:23

学习中，晚上继续研究

myhonour · 发表于 2016-5-6 17:33:59

学习，谢谢！！！

abc220 · 发表于 2016-5-7 06:27:58

DFM设计，学习了。

bitcoin2 · 发表于 2016-5-7 09:43:59

mcu_mouse 发表于 2013-1-17 10:49
手机照的，照的不是很清楚。不过芯片的那最边上几个脚还是看的清楚了。

赞一个，解答真专业

moouse · 发表于 2016-5-7 10:40:38

真的学习到东西

richie550 · 发表于 2016-5-7 12:52:53

这个帖子料好多啊

fhqiplj · 发表于 2016-5-28 21:21:47

很好的资料，解决了不少困惑

下一页 · 发表于 2017-6-23 12:09:26

这种设计在不点红胶，自然刷锡浆，贴片，回流焊中是起到自对准效果，因为四角对称的增大应力；如果是点胶，贴装后过波峰焊，可以起到偷锡作用，如果过波峰焊时方向能保持一致，单边加偷锡焊盘就行，但是要考虑到拼set方向，四面都加那就不用考虑拼版方向和对工人操作方向问题了一般如果不是空间太紧凑，那就四角对称加。

下一页 · 发表于 2017-6-23 12:15:06

早期YAMAHA的电子琴主板上见得挺多，现在因为工艺更先进了，尤其贴装精度提高很多，所以这种设计逐渐减少了，如果自己手贴装，加上也没问题

huangqi412 · 发表于 2017-6-23 15:31:14

下次试试偷锡喊盘

ababvic · 发表于 2020-9-11 20:36:03

来学习的

wiisir · 发表于 2020-9-15 20:51:35

我也来学习了,

TQFP100 脚间距0.5mm，为什么ST大厂4周8个管脚加粗？

本帖子中包含更多资源

阿莫论坛20周年了！感谢大家的支持与爱护！！

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源