搜索
bottom↓
回复: 10

刚画的FPGA最小系统版,四层BGA,上传PCB工程

[复制链接]

出0入71汤圆

发表于 2014-8-22 13:19:18 | 显示全部楼层 |阅读模式
本帖最后由 yefeng022 于 2014-8-22 13:23 编辑

PCB文件在下面链接里,环境AD
f发个四层BGA的板子,基本完成了,请大神们指点(更新丝印
http://www.amobbs.com/thread-5592583-1-1.html
(出处: amoBBS 阿莫电子论坛)
穷学生党,好不容易下定决心打一块四层板,大家帮忙把把关啊,不然打样的钱就打水漂了。
为了感谢大家的支持,测试成功的话免费送空板给莫友们。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?注册

x

阿莫论坛20周年了!感谢大家的支持与爱护!!

月入3000的是反美的。收入3万是亲美的。收入30万是移民美国的。收入300万是取得绿卡后回国,教唆那些3000来反美的!

出0入0汤圆

发表于 2014-8-22 13:35:28 | 显示全部楼层
为啥都喜欢搞两个接口?

出0入0汤圆

发表于 2014-8-22 13:38:49 | 显示全部楼层
本帖最后由 zhixiao158 于 2014-8-22 13:40 编辑

1.现在四层板打样也不是很贵了,。。。
2.你的板子如果当个单片机低速跑跑还行,,,,
3.强烈建议楼主对bga芯片的引出io做等长处理、、、、、

出0入0汤圆

发表于 2014-8-22 13:53:31 | 显示全部楼层
楼主你好。建议几点。
1、你先去百度一下4层板的叠层是怎么样的。建议走线在顶层和底层,腾出一个完整的地平面。
2、做好dram的等长,具体你可以百度。地址线等长,数据线等长。

最后请问下,你这个是做什么应用?

出0入0汤圆

发表于 2014-8-24 15:16:54 | 显示全部楼层
LZ的线有跨分割的 这个对信号完整性不好
高速信号线的话 保持参考面的完整性 时钟线包下地 via也太少了

出0入0汤圆

发表于 2014-8-24 15:23:15 | 显示全部楼层
据说FPGA全速跑起来的时候,LDO根本吃不消,换DCDC吧。

出0入0汤圆

发表于 2014-8-24 15:38:57 | 显示全部楼层
1、电源不行,1.2v和3.3V ldo发热很大 2、底层走线太少
sdram对的走线要求倒不高

出0入0汤圆

发表于 2014-8-24 15:40:32 | 显示全部楼层
为什么非要加AS接口呢。。。。。

为什么非要用万年不变的1117呢………………

出0入0汤圆

发表于 2014-8-24 15:42:41 | 显示全部楼层
板子还不错

出0入0汤圆

发表于 2017-11-7 09:33:28 | 显示全部楼层
还不错哦  谢谢分享

出0入0汤圆

发表于 2019-2-27 21:53:58 | 显示全部楼层
到底能不能这样画么
回帖提示: 反政府言论将被立即封锁ID 在按“提交”前,请自问一下:我这样表达会给举报吗,会给自己惹麻烦吗? 另外:尽量不要使用Mark、顶等没有意义的回复。不得大量使用大字体和彩色字。【本论坛不允许直接上传手机拍摄图片,浪费大家下载带宽和论坛服务器空间,请压缩后(图片小于1兆)才上传。压缩方法可以在微信里面发给自己(不要勾选“原图),然后下载,就能得到压缩后的图片】。另外,手机版只能上传图片,要上传附件需要切换到电脑版(不需要使用电脑,手机上切换到电脑版就行,页面底部)。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子技术论坛 ( 粤ICP备2022115958号, 版权所有:东莞阿莫电子贸易商行 创办于2004年 (公安交互式论坛备案:44190002001997 ) )

GMT+8, 2024-4-26 00:23

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

快速回复 返回顶部 返回列表