【求助】12dg256代替12dg128的问题（已解决）

犯戒和尚

void Init_PLL(void)
{
    CRGINT = 0;                  //关中断
    CLKSEL_PLLSEL = 0;           //在未初始化PLL前不使用PLL的输出作为CPU时钟
    SYNR = 2;
    REFDV = 1;                   //PLLCLK=2×OSCCLK×(SYNR+1)/(REFDV+1),fbus=PLLCLK/2
    PLLCTL_PLLON = 1;            //开PLL
    PLLCTL_AUTO = 1;             //选取自动模式
    while (CRGFLG_LOCK == 0);    //等待PLL锁定频率
    CLKSEL_PLLSEL = 1;           //选择系统时钟由PLL产生
}
新手求助，同样的板子，128工程上没问题，到了256工程上就跳不出while循环！
已经蒙了！

FSL_TICS_ZJJ

楼主你好，关于16位芯片的问题，建议你到我们的官网提交一个技术服务请求，那边会有相关的工程师帮你解答。
建立服务请求的链接：
http://www.amobbs.com/thread-5570020-1-1.html
点击提交服务请求按钮，然后按照流程走。
问题内容请采用英文书写的方式。

sunfulong

时钟稳定应该是CRGFLG_LOCK==1

犯戒和尚

sunfulong 发表于 2014-8-22 15:28
时钟稳定应该是CRGFLG_LOCK==1

while (！(CRGFLG_LOCK == 1))试过了，不行的

sunfulong

犯戒和尚 发表于 2014-8-22 15:46
while (！(CRGFLG_LOCK == 1))试过了，不行的

先测一下晶振有无，电压是否正常，怀疑是晶振的问题。

犯戒和尚

sunfulong 发表于 2014-8-22 15:59
先测一下晶振有无，电压是否正常，怀疑是晶振的问题。

10块板子都这样，晶振，电阻，电容，单片机都换过了，应该不是硬件的问题，128就能用，怀疑是软件，但是看了一天的手册，也没找出毛病来，郁闷啊～

FSL_TICS_ZJJ

犯戒和尚 发表于 2014-8-22 16:01
10块板子都这样，晶振，电阻，电容，单片机都换过了，应该不是硬件的问题，128就能用，怀疑是软件，但是 ...

如果怀疑是软件问题，你可以到官网上找个这款芯片的例程，然后跑下试试。
或者自己用CW的PE生成一个跑也行。

sunfulong

官方例程中等待时钟稳定前面添加了两个空指令，不知道会不会有什么影响，如下：

    _asm(nop);         
    _asm(nop);
    while(!(CRGFLG_LOCK==1));      //when pll is steady ,then use it;

暂时搞不定的话先注释掉pll，程序还是能跑的，只是时钟不对。

犯戒和尚

sunfulong 发表于 2014-8-22 16:10
官方例程中等待时钟稳定前面添加了两个空指令，不知道会不会有什么影响，如下：

    _asm(nop);           ...

感谢你的回答，这个也试过了，本人愚笨，没找到官方例程，能不能传个给我，谢谢！有定时器，输入捕捉和输出比较等等的，时钟不能跑偏

霸气侧漏

这个网址http://www.amobbs.com/thread-5570020-1-1.html   你可以看看

wangpengcheng

我有一次跳不出while后来发现是晶振虚焊了！

zndz410

我是来学习的。

powerlabor001

呵呵，这个问题，以我的经验来说，肯定是硬件问题，主要的原因可能是pll方面的滤波网络参数不对，还有可能是modc引脚的电阻接法不对。

wxfje

先确定硬件，再看软件。找找官方的DEMO试试看

sunfulong

犯戒和尚 发表于 2014-8-22 16:34
感谢你的回答，这个也试过了，本人愚笨，没找到官方例程，能不能传个给我，谢谢！有定时器，输入捕捉和输 ...

搞定了么，不好意思啊，周末出去玩了没上论坛。
void SetBusClk(void)  
{     
    CLKSEL=0X00;                // disengage PLL to system  
    PLLCTL_PLLON=1;         // turn on PLL  
    SYNR=0x00 | 0x01;   // VCOFRQ[7:6];SYNDIV[5:0]  
                        // fVCO= 2*fOSC*(SYNDIV + 1)/(REFDIV + 1)  
                        // fPLL= fVCO/(2 × POSTDIV)   
                        // fBUS= fPLL/2   
                        // VCOCLK Frequency Ranges  VCOFRQ[7:6]  
                        // 32MHz <= fVCO <= 48MHz    00  
                        // 48MHz <  fVCO <= 80MHz    01  
                        // Reserved                  10  
                        // 80MHz <  fVCO <= 120MHz   11                 
    REFDV=0x80 | 0x01;  // REFFRQ[7:6];REFDIV[5:0]  
                        // fREF=fOSC/(REFDIV + 1)  
                        // REFCLK Frequency Ranges  REFFRQ[7:6]  
                        // 1MHz <= fREF <=  2MHz       00  
                        // 2MHz <  fREF <=  6MHz       01  
                        // 6MHz <  fREF <= 12MHz       10  
                        // fREF >  12MHz               11                           
                        // pllclock=2*osc*(1+SYNR)/(1+REFDV)=32MHz;  
    POSTDIV=0x00;       // 4:0, fPLL= fVCO/(2xPOSTDIV)  
                        // If POSTDIV = $00 then fPLL is identical to fVCO (divide by one).  
    _asm(nop);          // BUS CLOCK=16M  
    _asm(nop);  
    while(!(CRGFLG_LOCK==1));     //when pll is steady ,then use it;  
    CLKSEL_PLLSEL =1;               //engage PLL to system;   
}  

sunfulong

http://www.amobbs.com/forum.php? ... 7155&highlight=步步倾心！-飞思卡尔官方例程讲解大全

464839941xql

这个问一下楼主，串联是怎么解决的？

犯戒和尚

464839941xql 发表于 2015-6-15 14:39
这个问一下楼主，串联是怎么解决的？

晶振电路改成这样的就行了！具体为什么不太清楚