刚接触KE06Z64VLH4，在引脚功能分配方面有没有一个明确的...

gaolf_2012

在KE06 子系列参考手册中写出：10.2.1“端口控制模块”负责选择每个引脚上的ALT 功能。
端口控制模块只有以下的寄存器：
端口滤波寄存器0 (PORT_IOFLT0)
端口滤波寄存器1 (PORT_IOFLT1)
端口上拉使能寄存器0 (PORT_PUE0)
端口上拉使能寄存器 1 (PORT_PUE1)
端口上拉使能寄存器2 (PORT_PUE2)
端口高强度驱动使能寄存器 (PORT_HDRVE)
那个选择ALT功能的在哪里？




这两个寄存器也不太理解
SIM_PINSEL0
SIM_PINSEL1
//----------------
SPI1PS
选择SPI1 引脚分配。
0 SPI1_SCK、SPI1_MOSI、SPI1_MISO 和SPI1_PCS 映射到PTD0、PTD1、PTD2 和PTD3 上。
1 SPI1_SCK、SPI1_MOSI、SPI1_MISO 和SPI1_PCS 映射到PTG4、PTG5、PTG6 和PTG7 上。
//----------------
比如说芯片PD2我想作为普通IO口，又想将PD0,PD1,PD3作为单向SPI口，如果我将SPI1PS设成0，那么PD2该怎么设置？

再比如说第47脚PTA3,我想作为普通IO口,是否必须使SIM_PINSEL0中的UART0PS=0，I2C0PS=1？

鲜衣怒马

引用第11章的一段话
“很多I/O 引脚都共用片上外设功能。外设模块的优先级高于 I/O，因此当启用外设时，会禁用相关的 I/O 功能。”
所以即使为单向SPI，PD2的I/O功能也是禁用的，当然我没试验
另外我是先分配好外设与端口，然后初始化，没有试过几个外设共用一个端口

ayaqby

那是有优先级的手册上有个表

FSL_TICS_ZJJ

http://www.amobbs.com/thread-5558280-1-1.html  看这个链接，这里面有关于KE系列的MUX问题，这个是由模块的优先级决定的，不可以一下子用两个功能。

砂山老妖

我很奇怪为什么不把kl25那种pcr寄存器的mux功能继承下来?为什么堂堂m0+内核不带dma功能？