请教一个STM32控制74HC165的问题

huangyiting1990 · 发表于 2016-4-4 22:08:24

本帖最后由 huangyiting1990 于 2016-4-4 22:09 编辑

      STM32F103控制74HC165(SPI),本来应该是很简单的程序。但是我死活调不出来。
      74HC165是5V供电。
      STM32  3.3V

alias · 发表于 2016-4-4 22:08:25

>>PL应该在低的时候CE为低，此时clk给一个脉冲，接着再将PL拉高

PL 为低时不应改变 CLK 电平，因为毫无作用。

huangyiting1990 · 发表于 2016-4-4 22:09:03

本帖最后由 huangyiting1990 于 2016-4-4 22:16 编辑

咦，怎么显示不了图片？
(好了，图片已经显示了。所以把这楼层的图片删掉)

alias · 发表于 2016-4-5 08:50:03

你提供的波形欠缺了 SPI_CS(HC165 1脚 SH/LD)的电平变化，HC165 的1脚不能在多个CLK进行移位时，长期处於低电平。

SPI_CS 是否在SPI工作时长期处於低电平？

huangyiting1990 · 发表于 2016-4-5 08:59:07

alias 发表于 2016-4-5 08:50
你提供的波形欠缺了 SPI_CS(HC165 1脚 SH/LD)的电平变化，HC165 的1脚不能在多个CLK进行移位时，长期处於低 ...

不好意思，CS信号有的只是我没有抓出来。我是在发送CLK之前会送一个CS(持续10us左右的)低脉冲信号。

modbus · 发表于 2016-4-5 09:02:08

STM32输出加上拉电阻了没

huangyiting1990 · 发表于 2016-4-5 09:19:25

modbus 发表于 2016-4-5 09:02
STM32输出加上拉电阻了没

试过3.3K上拉，结果是一样。现在是直接推挽输出

modbus · 发表于 2016-4-5 09:22:33

CLK频率多少

modbus · 发表于 2016-4-5 09:26:12

直接推挽输出的话应该把74HC165换成74HCT165

huangyiting1990 · 发表于 2016-4-5 09:27:16

modbus 发表于 2016-4-5 09:22
CLK频率多少

我记得好像脉宽是在1us(100K)左右。后来我试过频率降下来，降成了10us（10K）左右也是一样。

myxiaonia · 发表于 2016-4-5 09:37:11

huangyiting1990 发表于 2016-4-5 09:19
试过3.3K上拉，结果是一样。现在是直接推挽输出

为什么不是5v上拉现在明显和165的逻辑电平不符换lvc165可以用3.3v驱动

huangyiting1990 · 发表于 2016-4-5 09:41:30

myxiaonia 发表于 2016-4-5 09:37
为什么不是5v上拉现在明显和165的逻辑电平不符换lvc165可以用3.3v驱动

有试过3.3K 上拉的5V 效果和推挽输出现象一致

luckroll · 发表于 2016-4-5 09:44:27

74hc 5v工作电压情况下高电平最低是3.5v

jxyctwt · 发表于 2016-4-5 09:50:09

特意登录下来回答,74HC165可以用3.3V供电的,用5V的3分之二才是高电平,5/3*2=3.3333V才是高电平.

huangyiting1990 · 发表于 2016-4-5 09:55:00

jxyctwt 发表于 2016-4-5 09:50
特意登录下来回答,74HC165可以用3.3V供电的,用5V的3分之二才是高电平,5/3*2=3.3333V才是高电平. ...

好像是2.5V 就已经是高电平了

huangyiting1990 · 发表于 2016-4-5 09:55:33

luckroll 发表于 2016-4-5 09:44
74hc 5v工作电压情况下高电平最低是3.5v
...

应该是2.5V

jxyctwt · 发表于 2016-4-5 09:56:33

74HC165也要用3.3V供电,我产品上一片板子上用8片.

myxiaonia · 发表于 2016-4-5 09:57:35

兄弟你的标题不合格啊没有描述问题啊 165是并入串出而且用spi硬件读取时钟相位极性有点怪异的

huangyiting1990 · 发表于 2016-4-5 09:59:23

myxiaonia 发表于 2016-4-5 09:57
兄弟你的标题不合格啊没有描述问题啊 165是并入串出而且用spi硬件读取时钟相位极性有点怪异的 ...

我是用软件模拟的SPI驱动，你说相位机性有怪异。是哪个地方时序不太对吗？

huangyiting1990 · 发表于 2016-4-5 10:00:42

jxyctwt 发表于 2016-4-5 09:56
74HC165也要用3.3V供电,我产品上一片板子上用8片.

5V供电应该是没问题的。我之前有用过，确实没问题。这是这次出现这种问题。所以懵逼了。。。。

alias · 发表于 2016-4-5 10:09:03

我同意12楼说的 HC165 5V供电时最低输入高电平是3.5V。

huangyiting1990 · 发表于 2016-4-5 10:36:45

alias 发表于 2016-4-5 10:09
我同意12楼说的 HC165 5V供电时最低输入高电平是3.5V。

这个手册上的参数感觉很难理解呀，典型值比最小值要小，比最大值要大。。。。。

myxiaonia · 发表于 2016-4-5 11:00:01

huangyiting1990 发表于 2016-4-5 09:59
我是用软件模拟的SPI驱动，你说相位机性有怪异。是哪个地方时序不太对吗？ ...

如果用spi的硬件模式，很可能会造成移位提前或者延迟，而且移位时钟边沿也要小心

从你截图看，可以肯定是时序的问题，不是电平的问题，建议和spi的典型时序比较下吧

huangyiting1990 · 发表于 2016-4-5 11:01:26

myxiaonia 发表于 2016-4-5 11:00
如果用spi的硬件模式，很可能会造成移位提前或者延迟，而且移位时钟边沿也要小心

从你截图看，可以肯定 ...

你好，能具体点吗？不甚感激

alias · 发表于 2016-4-5 11:09:13

电路设计黄金定律第一条：不可用资料文档内所提出的TYPICAL参数，作为决定元件是否能工作之指标，因为所有的TYP参数，厂方都完全不予保证能达到的。

alias · 发表于 2016-4-5 11:44:58

本帖最后由 alias 于 2016-4-6 08:29 编辑

不明白你为何把 CLK 不用时设为高电平？

以下的HR1, HR2....是跟据楼主一楼的命名，HR1=HC165的H脚, HR2=HC165的G脚....

用软件模拟的SPI驱动，正常的数据交换是空闲时 CLK 设为低电平，SH/LD高电平。当SH/LD接收了一个负脉冲后，HR1~HR8被锁存，其中HR1将立刻出现於QH脚上，所以用家可以读取QH脚HR1电平。
当CLK由低跳变至高电平，寄存器产生移位，令HR2出现於QH脚，可在CLK 下降沿读取QH脚电平，CLK再由低跳变至高电平，HR3出现於QH脚.....

用者只需要额外提供7个CLK就可读入 HR2~HR8。

huangyiting1990 · 发表于 2016-4-6 08:54:37

zeroXone 发表于 2016-4-5 20:49
3.3V 和 5V 不是问题，时序速度也不是问题，因为你的逻辑分析仪已经出数据了。
你该好好看一下逻辑框图
...

还没试，不过先谢谢了

huangyiting1990 · 发表于 2016-4-6 08:55:49

alias 发表于 2016-4-4 22:08
>>PL应该在低的时候CE为低，此时clk给一个脉冲，接着再将PL拉高

PL 为低时不应改变 CLK 电平，因为毫无作 ...

虽然还没验证，但是您是答复我最多的人。还是谢谢你

alias · 发表于 2016-4-6 08:59:55

huangyiting1990 发表于 2016-4-6 08:55
虽然还没验证，但是您是答复我最多的人。还是谢谢你

请你再看看我26楼的回答，因为更改了。

huangyiting1990 · 发表于 2016-4-6 10:25:46

alias 发表于 2016-4-6 08:59
请你再看看我26楼的回答，因为更改了。

您看看是不是这样的时序，还是要在SH/LD低脉冲的时候要在CLK上送一个时钟？

modbus · 发表于 2016-4-6 11:46:24

初始化：PL为高，CLK为低。
读数据：
1、PL为低，延时，PL为高
2、读Q7
3、CLK为高，延时，CLK为低
4、重复2、3动作8次

modbus · 发表于 2016-4-6 11:49:25

另外想稳定可靠，STM32输出高电平必须保证在3.5伏以上

alias · 发表于 2016-4-6 13:05:29

huangyiting1990 发表于 2016-4-6 10:25
您看看是不是这样的时序，还是要在SH/LD低脉冲的时候要在CLK上送一个时钟？ ...

我会采用以下的时序：

初始化：SH/LD为高，CLK为低。
读数据时：
1、SH/LD为低，延时，SH/LD为高    ; HR1~HR8电平已锁存
2、读HR1                                     ; HR1
3、CLK为高，延时                         ; 移位动作至输出电平稳定需要时间
4.  读HR2
5.  CLK为低，延时
6、重复3 ,4,5 动作6次                   ; HR3~8

modbus · 发表于 2016-4-7 08:20:25

PL为低的时候要给一个时钟沿才算读入好像是74HC166，不是74HC165

alias · 发表于 2016-4-7 08:24:13

zeroXone 发表于 2016-4-6 23:20
PL也就是你说的SH为低的时候要给一个时钟沿才算读入了的。你只是PL由低到高，不行的。PL也不是那样用的。 ...

>>PL也就是你说的SH为低的时候要给一个时钟沿才算读入了的。你只是PL由低到高，不行的。PL也不是那样用的。

alias · 发表于 2016-4-7 09:48:02

在此提醒一下，如果使用MCU硬件的SPI来接收HC165数据, 空闲时 CLK输出应设为高电平，在AVR中那是 CPOL=1, CPHA=0 即 SPI 应用模式2，STM32下请对照采用。

huangyiting1990 · 发表于 2016-4-7 10:58:08

alias 发表于 2016-4-7 09:48
在此提醒一下，如果使用MCU硬件的SPI来接收HC165数据, 空闲时 CLK输出应设为高电平，在AVR中那是 CPOL=1, C ...

昨天测试了一下，把我板子上的 5V GND CLK CS DAT 飞线到另一款板子上的165.驱动正常。唯独在这板子上还是会出现位与位之间干扰现象(比如第一位拉低的时候第二位能正常拉高拉低。第一位拉低的时候第二位就不能正常拉高拉低)。邪乎了

myxiaonia · 发表于 2016-4-7 11:17:25

huangyiting1990 发表于 2016-4-7 10:58
昨天测试了一下，把我板子上的 5V GND CLK CS DAT 飞线到另一款板子上的165.驱动正常。唯独在这板子上还 ...

不会搞来搞去是片子的问题吧，，，大家都下忙一场

huangyiting1990 · 发表于 2016-4-7 11:21:29

myxiaonia 发表于 2016-4-7 11:17
不会搞来搞去是片子的问题吧，，，大家都下忙一场

芯片木有问题，我也尝试了把两块板子上的IC调换。问题依旧

我都快被逼疯了

myxiaonia · 发表于 2016-4-7 11:29:03

huangyiting1990 发表于 2016-4-7 11:21
芯片木有问题，我也尝试了把两块板子上的IC调换。问题依旧我都快被逼疯了 ...

兄弟你是不是没有把情况描述清楚是原来的程序一样的板子一直用的好好的这块板子上就出现了这种问题还是说从头设计的板子结果作出的程序不对这是两个完全不同的概念

huangyiting1990 · 发表于 2016-4-7 11:34:42

myxiaonia 发表于 2016-4-7 11:29
兄弟你是不是没有把情况描述清楚是原来的程序一样的板子一直用的好好的这块板子上就出现了这种问题 ...

两款板子但是原理图一致。只是布线不同而已。程序是一样的

modbus · 发表于 2016-4-7 13:33:03

板子画错了

modbus · 发表于 2016-4-7 13:35:23

或者是电平不匹配也会有怪现象

wkman · 发表于 2016-4-7 16:27:59

modbus 发表于 2016-4-7 13:33
板子画错了

楼主，解决了么？

把读165的那段程序贴出来，大家看看，

huangyiting1990 · 发表于 2016-4-7 17:24:45

wkman 发表于 2016-4-7 16:27
楼主，解决了么？

把读165的那段程序贴出来，大家看看，

还在纠结中。。。

gagmeng · 发表于 2016-4-8 17:23:06

赚积分，赶快重回高级进水坛

ddz123abcdef · 发表于 2016-4-8 17:44:40

加电平转换电路可靠控制过，可以考虑下

huangyiting1990 · 发表于 2016-4-8 22:01:03

alias 发表于 2016-4-7 09:48
在此提醒一下，如果使用MCU硬件的SPI来接收HC165数据, 空闲时 CLK输出应设为高电平，在AVR中那是 CPOL=1, C ...

兄弟你好，问题解决了，特地回来答复你一声。不是时序的问题，不是电平匹配的问题，也不是硬件的问题。而是因为引线过长，导致信号受干扰了，波形变形了。

解决办法：信号线上各加了一个100pF的电容就解决了。

谢谢兄弟

huangyiting1990 · 发表于 2016-4-8 22:01:19

modbus 发表于 2016-4-6 11:49
另外想稳定可靠，STM32输出高电平必须保证在3.5伏以上

兄弟你好，问题解决了，特地回来答复你一声。不是时序的问题，不是电平匹配的问题，也不是硬件的问题。而是因为引线过长，导致信号受干扰了，波形变形了。

解决办法：信号线上各加了一个100pF的电容就解决了。

谢谢兄弟

Edesigner. · 发表于 2019-12-11 15:11:38

huangyiting1990 发表于 2016-4-8 22:01
兄弟你好，问题解决了，特地回来答复你一声。不是时序的问题，不是电平匹配的问题，也不是硬件的问题。 ...

楼主还在论坛吗？100P是对地来接吗？接单片机端还是165那端？还是两端都接？

请教一个STM32控制74HC165的问题

本帖子中包含更多资源

阿莫论坛20周年了！感谢大家的支持与爱护！！

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源