输入频率 50/60hz 倍频达到 3M，有好方法吗？

qqq_147258 · 发表于 2016-7-26 19:37:00

RT，这样的要求用FPGA可以实现吗？
问过几个前辈都说用锁相环弄会很费力。
没有用过FPGA，这个可以实现吗？
求帮助。

zhuyihua001 · 发表于 2016-7-26 19:49:28

有相位要求吗

没有相位要求

直接整个3M晶振完事

gzhuli · 发表于 2016-7-26 20:02:17

FPGA大材小用了，74HC4046 + CPLD分频最省事。

NJ8888 · 发表于 2016-7-26 22:14:21

fpga的pll对输入输出频率是有上下限的

castiello · 发表于 2016-7-26 23:12:03

gzhuli 发表于 2016-7-26 20:02
FPGA大材小用了，74HC4046 + CPLD分频最省事。

经典方法

mkliop · 发表于 2016-7-26 23:13:11

用收音机里面的pll芯片比如lc72131

bg6agf · 发表于 2016-7-26 23:23:03

不说要求谈功能都是耍流氓。
要是没要求弄个方波加个3M 滤波器得了。还同步。

gzhuli · 发表于 2016-7-26 23:26:28

bg6agf 发表于 2016-7-26 23:23
不说要求谈功能都是耍流氓。
要是没要求弄个方波加个3M 滤波器得了。还同步。 ...

3M/50是偶数倍频好么……

bg6agf · 发表于 2016-7-26 23:56:47

gzhuli 发表于 2016-7-26 23:26
3M/50是偶数倍频好么……

管他偶数奇数。反正楼主啥也没说。

qqq_147258 · 发表于 2016-7-27 00:46:53

zhuyihua001 发表于 2016-7-26 19:49
有相位要求吗

没有相位要求

不是的，需要对电网的频率进行倍频。
所以不可以用固定的晶振。

qqq_147258 · 发表于 2016-7-27 00:52:28

bg6agf 发表于 2016-7-26 23:23
不说要求谈功能都是耍流氓。
要是没要求弄个方波加个3M 滤波器得了。还同步。 ...

爷们，我招你啦。
我这只是有个想法，也许我没说清楚，但我不是耍流氓。

我是想通过电网电压的过零点取得电网频率，之后再进行倍频，又来做其他作用。
所以我想要输入一个50/60Hz的方波（有可能是脉冲），希望通过倍频的到3M左右的的方波。
这样是不是清楚一些？

你有好方法不？

qqq_147258 · 发表于 2016-7-27 00:53:51

gzhuli 发表于 2016-7-26 23:26
3M/50是偶数倍频好么……

你好，偶数倍频还有讲究吗？
没弄过，小白一只，求指导。

lljyes · 发表于 2016-7-27 09:25:29

3M的频率是怎样使用？实现这样的功能或者不一定要倍频。

zxq6 · 发表于 2016-7-27 11:20:38

应该是可以实现这个功能的。

RAMILE · 发表于 2016-7-27 11:25:00

三角波是偶数倍频的

bg6agf · 发表于 2016-7-27 18:48:46

60W的分频比。就是用锁相环都有点尴尬。如果没要求。可以用一个非常简单的数字锁相环实现。不过。做实验行。做产品不太行。

gzhuli · 发表于 2016-7-27 23:23:42

qqq_147258 发表于 2016-7-27 00:53
你好，偶数倍频还有讲究吗？
没弄过，小白一只，求指导。

理论上方波只有奇次谐波成分，无法做偶数倍频。

gzhuli · 发表于 2016-7-27 23:31:56

bg6agf 发表于 2016-7-27 18:48
60W的分频比。就是用锁相环都有点尴尬。如果没要求。可以用一个非常简单的数字锁相环实现。不过。做实验行 ...

3M / 50 = 6万而已……

倒是<<50Hz的环路带宽确实不太好做，考虑到电网噪声比较大，可能锁定时间非常长和很容易受干扰而失锁。

阿莫论坛20周年了！感谢大家的支持与爱护！！