|
/* 请看一下这段问题verilong HDL语言应怎么改
提示 hhh <= 0;
hhh <= hhh + cin;
这两行object "hhh" on left-hand side of assignment must have a variable data type
刚开始学verilong HDL语言,还没开窍,请指导
附加问一下,计数器清零应怎么办?我的程序行吗?
*/
module CPLD(cs1,in,out,ck_out,load,hhh,cin);
input in;
output out,ck_out,cs1; assign out =!in;
output[9:0] hhh; //
input load,cin;
assign ck_out = in;
assign cs1 = in;
always @(posedge in)
begin
if(load)
hhh <= 0;
else
hhh <= hhh + cin;
end
endmodule
|
阿莫论坛20周年了!感谢大家的支持与爱护!!
月入3000的是反美的。收入3万是亲美的。收入30万是移民美国的。收入300万是取得绿卡后回国,教唆那些3000来反美的!
|