Allegro 元件如何重叠摆放？？

天马行空 · 发表于 2017-9-12 11:51:47

今天看到一块开发板的元件重叠摆放在一起，大封装元件里摆放了两个小封装元件，
自己在ALLEGRO PCB里试了哈，报DRC错误，像这种元件摆放方式在ALLEGRO是怎么做到的？

lmf159 · 发表于 2017-9-12 11:55:29

好像做封装时要做高度的吧，把高这部分的高度设为0吧，

lmf159 · 发表于 2017-9-12 11:55:56

记得不是很清楚，

zouzhichao · 发表于 2017-9-12 12:04:12

1，每个器件在place bound层有个shape，如果这个shape叠上了就会报错，可以直接删掉这个shape就好了
2，在analysis mode中关掉package to package的drc选项
3，你可以直接忽视这个drc

方法很多，看你怎么选了

ackyee · 发表于 2017-9-12 13:49:29

知道没问题了就无视DRC吧

aammoo · 发表于 2017-9-12 15:47:15

把这个DRC忽略掉就行了

大白 · 发表于 2017-9-12 15:54:36

一直用4楼的方法1，绝对有效

天马行空 · 发表于 2017-9-12 16:49:00

之前我也考虑是不是可以不用去管那个DRC错误，但是心里没底，怕出错。
看了大家的回复，消除了我心中的疑虑，谢谢大家！

Dossoftware · 发表于 2017-9-12 17:17:16

做封装时候就做进去，做成一个复合封装。

dengterry · 发表于 2017-9-12 22:04:15

设置区域约束

gogodyb · 发表于 2017-9-12 23:16:37

place bound top层设置不用重叠

simplorer · 发表于 2017-9-13 06:19:20

waive drc。
只要你能保证这个drc你已经确认就可以。

ztg328 · 发表于 2017-9-13 10:14:45

高度为0

阿莫论坛20周年了！感谢大家的支持与爱护！！