DDR3L核心频率、时钟频率、数据频率的关系

563872381hai · 发表于 2018-1-15 19:32:21

最近用到一片DDR3L的内存芯片，其中预取指令为8位的，则数据频率是内核频率的8倍，时钟频率和数据频率还是1/2的关系，如使用的DDR3-1600，数据频率是1600Mbps，内核频率是200Mbps，时钟频率是800Mbps，不知道这样的理解对不对。

xivisi · 发表于 2018-1-15 19:59:42

本帖最后由 xivisi 于 2018-1-16 09:56 编辑

DDR就是数据速率是通信时钟的两倍。所以1600对应800M的通信时钟。内核存储电容速率限制，基本最高200M，通过并行操作扩展到800

PS：修改描述不当

xivisi · 发表于 2018-1-15 20:24:14

2楼“并行”需要打引号，只是方便你理解

563872381hai · 发表于 2018-1-16 09:23:12

xivisi 发表于 2018-1-15 20:24
2楼“并行”需要打引号，只是方便你理解

谢谢解答，关于ddr布线等长的范围是怎么算出来的，这个不知道你有没有研究过？

zouzhichao · 发表于 2018-1-16 09:40:05

563872381hai 发表于 2018-1-16 09:23
谢谢解答，关于ddr布线等长的范围是怎么算出来的，这个不知道你有没有研究过？ ...

1ps大概对应0.2mm的布线长度，800MHZ的频率对应1.25ns的周期

563872381hai · 发表于 2018-1-16 11:29:06

本帖最后由 563872381hai 于 2018-1-16 11:33 编辑

zouzhichao 发表于 2018-1-16 09:40
1ps大概对应0.2mm的布线长度，800MHZ的频率对应1.25ns的周期

那是不是这样算，1.2ns/1ps *0.2mm=240mm，即时钟，地址的布线最长为240mm，数据为120mm

563872381hai · 发表于 2018-1-16 11:48:23

563872381hai 发表于 2018-1-16 11:29
那是不是这样算，1.2ns/1ps *0.2mm=240mm，即时钟，地址的布线最长为240mm，数据为120mm ...

我用软件仿真，微带线的传输延时大概为5.6mm/ps

zouzhichao · 发表于 2018-1-16 19:50:31

563872381hai 发表于 2018-1-16 11:48
我用软件仿真，微带线的传输延时大概为5.6mm/ps

5.6ps/mm跟0.2mm/ps很接近啊

zouzhichao · 发表于 2018-1-16 19:51:13

563872381hai 发表于 2018-1-16 11:29
那是不是这样算，1.2ns/1ps *0.2mm=240mm，即时钟，地址的布线最长为240mm，数据为120mm ...

不是这样呢

yuyanlzh · 发表于 2018-1-17 21:49:13

打开一个50m的txt，cpu不变，是不是内存频率越高，打开速度越快？

zouzhichao · 发表于 2018-1-17 22:06:40

yuyanlzh 发表于 2018-1-17 21:49
打开一个50m的txt，cpu不变，是不是内存频率越高，打开速度越快？

主要瓶颈是软件吧，用微软记事本估计要卡死

chaled · 发表于 2018-1-17 22:07:56

yuyanlzh 发表于 2018-1-17 21:49
打开一个50m的txt，cpu不变，是不是内存频率越高，打开速度越快？

txt文件不是存在硬盘里面的吗？

563872381hai · 发表于 2018-1-19 09:30:48

zouzhichao 发表于 2018-1-16 19:51
不是这样呢

请教下是怎么算的，最长的布线，还有这个组内误差是怎么定义的，最好能解释下原理，谢谢了！

阿莫论坛20周年了！感谢大家的支持与爱护！！