搜索
bottom↓
回复: 45

坛友们画4层板时候,TOP和BOTTOM铺地吗?

[复制链接]

出0入0汤圆

发表于 2018-6-7 21:56:22 | 显示全部楼层 |阅读模式
坛友们画4层板时候,内层已经有完整GND平面的前提下,TOP和BOTTOM还铺地吗?

阿莫论坛20周年了!感谢大家的支持与爱护!!

一只鸟敢站在脆弱的枝条上歇脚,它依仗的不是枝条不会断,而是自己有翅膀,会飞。

出0入0汤圆

发表于 2018-6-7 22:22:10 | 显示全部楼层
看个人喜好吧,不过铺地不建议太近,我一般都是两倍线宽以上

出0入442汤圆

发表于 2018-6-7 22:32:28 | 显示全部楼层
li4512369 发表于 2018-6-7 22:22
看个人喜好吧,不过铺地不建议太近,我一般都是两倍线宽以上

其实表层铺地的主要作用是防止PCB应力变形。

出180入85汤圆

发表于 2018-6-7 22:52:14 | 显示全部楼层
如果元器件众多,铺地铺的支离破碎的还不如不铺。

出0入0汤圆

发表于 2018-6-8 09:00:34 来自手机 | 显示全部楼层
我一般不铺。。如果能铺地,说明根本不用4层板。

出0入137汤圆

发表于 2018-6-8 09:05:18 | 显示全部楼层
4层以上,TOP和BOT都没铺过地。除非散热或者电流要求,会小面积铺铜。

出110入8汤圆

发表于 2018-6-8 09:19:28 | 显示全部楼层
上四层板的话元件密度和走线密度都蛮高,所以空白区域不多一般不铺,如果过空白区域多建议做一下铜平衡处理、铺铜或者用高TG值的板材

出0入0汤圆

发表于 2018-6-8 10:31:16 | 显示全部楼层
个人习惯一般不铺,除非用来保护敏感线路才会在表层用GND线条隔开,或者GND平面不完整、面积不够等情况才考虑表层铺地。双面板都只铺一面,板子看的清爽,调的开心

出0入0汤圆

发表于 2018-6-8 10:33:38 | 显示全部楼层
有没有人试过顶层底层走电源和地,中间两层走信号的?

出0入0汤圆

发表于 2018-6-8 10:37:44 来自手机 | 显示全部楼层
中间走信号得多少过孔

出0入0汤圆

发表于 2018-6-8 10:40:11 | 显示全部楼层
我一般在有晶振的位置局部铺地

出0入0汤圆

发表于 2018-6-8 12:35:15 | 显示全部楼层
plb83 发表于 2018-6-8 10:33
有没有人试过顶层底层走电源和地,中间两层走信号的?

顶层是电源,底层是地,中间是电介值,恭喜你得到了一个电容,:)

出200入657汤圆

发表于 2018-6-8 12:40:47 | 显示全部楼层
plb83 发表于 2018-6-8 10:33
有没有人试过顶层底层走电源和地,中间两层走信号的?

6层板有bottom层走地的,而且比我原先估计的走信号好的多,高手给我指点的
四层的倒是没有见过,分析起来好像没意义,不过可能是我们认识不够深入也不一定

出200入657汤圆

发表于 2018-6-8 12:43:17 | 显示全部楼层
如果是比较完整的铺地,tom和bottom还是建议铺地的,怎么说来着:韩信点兵,多多益善。但是注意要打过孔,把tom/bottom连接到地层上面,否则就是好心干了坏事。这也是我们建议新手顶层底层不要铺地的原因

出0入0汤圆

发表于 2018-6-8 12:43:32 | 显示全部楼层
JasonGao 发表于 2018-6-8 12:35
顶层是电源,底层是地,中间是电介值,恭喜你得到了一个电容,:)

顶层和底层这个电容值,还没有中间两层这电容值大

出0入0汤圆

发表于 2018-6-8 12:45:19 | 显示全部楼层
ziruo2002ab 发表于 2018-6-8 12:40
6层板有bottom层走地的,而且比我原先估计的走信号好的多,高手给我指点的
四层的倒是没有见过,分析起来 ...

4层我也没见过,但是仔细想想,如果小信号电路都用中间两层走线,顶层和底层做电源地,那就相当于一个完美的屏蔽层

出200入657汤圆

发表于 2018-6-8 12:48:09 | 显示全部楼层
plb83 发表于 2018-6-8 12:45
4层我也没见过,但是仔细想想,如果小信号电路都用中间两层走线,顶层和底层做电源地,那就相当于一个完 ...

这是完全可以的,就相当于以 空间换性能了。  
小信号如果走中间,相当于寄生电容会比较大,在高速信号的时候会损失带宽,这又是另外一个问题。低速信号问题不大

出0入0汤圆

发表于 2018-6-8 15:46:28 来自手机 | 显示全部楼层
元件多的情况一般就不铺了,你可以参考一下大厂的评估板

出0入36汤圆

发表于 2018-6-9 00:09:44 来自手机 | 显示全部楼层
顶层、底层铺地,然后整版按200mil间距,打满地过孔,避过走线和元件。

出0入0汤圆

发表于 2018-6-9 14:34:08 | 显示全部楼层
习惯不铺,不过也没接触过高频。不知道高频的情况怎样比较好。

出0入0汤圆

发表于 2018-6-11 10:56:05 | 显示全部楼层
ziruo2002ab 发表于 2018-6-8 12:43
如果是比较完整的铺地,tom和bottom还是建议铺地的,怎么说来着:韩信点兵,多多益善。但是注意要打过孔, ...

tom不是应该和jerry一起的吗

出0入0汤圆

发表于 2018-6-11 12:25:18 | 显示全部楼层
试过有个板子,加上外层铺铜才可以过静电测试,否则打几枪之后就MCU就跑死

出0入0汤圆

发表于 2018-6-11 12:55:10 | 显示全部楼层
angler12 发表于 2018-6-8 09:19
上四层板的话元件密度和走线密度都蛮高,所以空白区域不多一般不铺,如果过空白区域多建议做一下铜平衡处理 ...

有道理,

出0入0汤圆

发表于 2018-6-11 16:51:06 | 显示全部楼层
顶层底层都铺铜,然后多打一点过孔,保证接地良好。

出0入0汤圆

发表于 2018-6-12 23:30:11 来自手机 | 显示全部楼层
油多不坏菜,铺了没坏处

出0入0汤圆

发表于 2018-6-13 00:41:52 来自手机 | 显示全部楼层
看情况吧,看用电芯片位置。电容,铁氧体等对地回路影响吧

出0入0汤圆

发表于 2018-6-13 10:28:52 | 显示全部楼层
一般顶层放器件较多,只有关键信号会铺地,底层器件很少,一般会铺地,内如果内层有信号层的话更要铺地。

出0入0汤圆

发表于 2018-6-13 17:04:55 | 显示全部楼层
一般这种四层板已经没地方铺铜了吧,如果Bottom空间大可以铺铜,我们做四层的话都整面的器件,根本没有地方

出0入0汤圆

发表于 2019-12-16 15:13:07 | 显示全部楼层
我反正是不铺地了

出0入0汤圆

发表于 2020-1-13 09:38:35 | 显示全部楼层
学习了楼上的大神们。

出0入0汤圆

发表于 2020-2-3 09:57:14 | 显示全部楼层
我觉得还是铺了好,尤其是电路板的边缘有大面积地,也许对静电要好点

出0入0汤圆

发表于 2020-2-3 10:10:36 | 显示全部楼层
看情况。如果空面积比较多,可以铺。如果不多就不铺,铺了反而有可能不好。

出0入0汤圆

发表于 2020-2-3 16:39:55 | 显示全部楼层
我见过四层板只用三层的。

出0入0汤圆

发表于 2020-2-8 10:53:06 | 显示全部楼层
看情况,
有散热和大电流要求的话还是铺。
铺地会美观一些

出0入114汤圆

发表于 2020-8-6 20:30:42 来自手机 | 显示全部楼层
我看塞灵思,nxp的板子表层一般都不铺銅,瑞芯微,全志,海思的板子都铺銅,而且信号层也铺銅

出0入0汤圆

发表于 2020-8-6 22:40:20 | 显示全部楼层
如果顶层和底层有很多差分信号呢?比如USB PCIE。。。就这样光着屁股吗?

出20入128汤圆

发表于 2020-8-6 22:52:12 | 显示全部楼层
tuy0326 发表于 2020-8-6 22:40
如果顶层和底层有很多差分信号呢?比如USB PCIE。。。就这样光着屁股吗?

同问~~~

出0入131汤圆

发表于 2020-8-7 10:09:52 | 显示全部楼层
plb83 发表于 2018-6-8 10:33
有没有人试过顶层底层走电源和地,中间两层走信号的?

国外的某一电路板,很大一块,8层板,表层是铺地,信号全走内层……

出0入131汤圆

发表于 2020-8-7 10:14:51 | 显示全部楼层
个人习惯,除必要的信号或热要求表层铺地,表层不铺地。为啥?表层铺地,就想着表层尽可能的跟内地面连通,然后疯狂砸过孔,砸到整板子都是洞洞……然后电源面的完整性被打的支离破碎……

出0入10汤圆

发表于 2020-8-8 09:52:43 来自手机 | 显示全部楼层
顶层不好铺,器件太多了,要铺也只能铺板框边缘

出0入114汤圆

发表于 2020-8-8 10:21:58 | 显示全部楼层
赛灵思的这个板子 表面就是局部铺铜了

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?注册

x

出0入114汤圆

发表于 2020-8-8 12:21:20 | 显示全部楼层
顶层和底层都是局部铺铜

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?注册

x

出100入0汤圆

发表于 2020-8-8 15:29:50 | 显示全部楼层
本帖最后由 wqsjob 于 2020-8-8 15:33 编辑
JasonGao 发表于 2018-6-8 12:35
顶层是电源,底层是地,中间是电介值,恭喜你得到了一个电容,:)


我以前画过一个4层PCIE小显卡,因为局部元件太密,迫不得已就是这样做的。好像除了注意要加些测试点,没有什么问题啊,电磁兼容性能还是不错的。

还有,楼主的问题,焊接厂家曾提醒过我,不必要的情况下,顶层和底层不要敷铜,特别是顶层,敷铜不均匀会导致受热不均匀,可能导致翘曲度变大、变形之类的,也可能会导致某些局部温度过高。
当然了,一般不会有问题。

出0入0汤圆

发表于 2020-8-8 23:02:35 | 显示全部楼层
一般情况不敷地,可以保证顶层或者底层的GND信号单点接入内层的GND,电磁兼容性更好。

出0入0汤圆

发表于 2020-8-24 15:57:12 | 显示全部楼层
学习一下

出0入0汤圆

发表于 2020-8-24 16:12:16 | 显示全部楼层
有没有人说说在EMC和EMI方面大厂是怎么考虑这个问题的?
回帖提示: 反政府言论将被立即封锁ID 在按“提交”前,请自问一下:我这样表达会给举报吗,会给自己惹麻烦吗? 另外:尽量不要使用Mark、顶等没有意义的回复。不得大量使用大字体和彩色字。【本论坛不允许直接上传手机拍摄图片,浪费大家下载带宽和论坛服务器空间,请压缩后(图片小于1兆)才上传。压缩方法可以在微信里面发给自己(不要勾选“原图),然后下载,就能得到压缩后的图片】。另外,手机版只能上传图片,要上传附件需要切换到电脑版(不需要使用电脑,手机上切换到电脑版就行,页面底部)。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子技术论坛 ( 粤ICP备2022115958号, 版权所有:东莞阿莫电子贸易商行 创办于2004年 (公安交互式论坛备案:44190002001997 ) )

GMT+8, 2024-3-29 15:18

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

快速回复 返回顶部 返回列表