amoBBS 阿莫电子论坛

 找回密码
 注册
搜索
bottom↓
查看: 1003|回复: 16

LA5016 极限采样能力咨询

[复制链接]
发表于 2018-10-8 09:59:51 | 显示全部楼层 |阅读模式
用LA5016采了SDRAM的CLK,大约72M(14ns),发现CLK占空比有问题。
最小的正脉冲才2ns,请问这是真实的还是超过逻辑分析仪能力?
SDRAM_CLK.png
发表于 2018-10-8 11:18:58 | 显示全部楼层
找个示波器比对一下
 楼主| 发表于 2018-10-8 11:24:08 | 显示全部楼层
wajlh 发表于 2018-10-8 11:18
找个示波器比对一下

手头没有哪个示波器可以看72M的方波,要很多很多万才行
发表于 2018-10-8 12:12:53 来自手机 | 显示全部楼层
看起来是分辨率不够高,话说高了也没用,存不了那么快。fpga采样倒是可以做到8ghz等效,但是传不出来=没用。
 楼主| 发表于 2018-10-8 13:09:54 | 显示全部楼层
wye11083 发表于 2018-10-8 12:12
看起来是分辨率不够高,话说高了也没用,存不了那么快。fpga采样倒是可以做到8ghz等效,但是传不出来=没用 ...

触发采样,本地存储一段时间,可以后传啊
发表于 2018-10-8 13:29:16 | 显示全部楼层
DOER 发表于 2018-10-8 11:24
手头没有哪个示波器可以看72M的方波,要很多很多万才行

就算是正弦也可以看个大概嘛
发表于 2018-10-8 13:40:45 | 显示全部楼层
用尺量了下这个CLK和别的CLK周期基本上差不多。是快接近极限+本身CLK测量的时候都是接近正弦波了,判断0和1稍微过去一点看逻辑分析仪出来的波形就差的大了。
发表于 2018-10-8 14:02:37 | 显示全部楼层
与AD一样的量化误差。
500MHz的取样频率,那么它的分辨率是2nS,基本上小于4nS的脉宽就有可能采样为2nS或4nS,  再加上时钟抖动,极限时稍大于4nS的都有可能采样为2nS。
 楼主| 发表于 2018-10-8 14:36:39 | 显示全部楼层
cocom 发表于 2018-10-8 14:02
与AD一样的量化误差。
500MHz的取样频率,那么它的分辨率是2nS,基本上小于4nS的脉宽就有可能采样为2nS或4n ...

关键是它得到波形疏密不均。
14ns的周期,7ns高电平,考虑到电容充电,高电平不会是7ns,会短一点,我想也不会短到4ns。
发表于 2018-10-8 14:56:25 | 显示全部楼层
DOER 发表于 2018-10-8 13:09
触发采样,本地存储一段时间,可以后传啊

你要算好你的数据量。8个通道4G等效采样率,这样一秒有4GB的数据。
发表于 2018-10-8 20:13:32 | 显示全部楼层
wye11083 发表于 2018-10-8 14:56
你要算好你的数据量。8个通道4G等效采样率,这样一秒有4GB的数据。

70M你还要看1秒这么长?有什么逻辑分析仪可以?
发表于 2018-10-8 20:33:58 来自手机 | 显示全部楼层
LQS1200 发表于 2018-10-8 20:13
70M你还要看1秒这么长?有什么逻辑分析仪可以?

有,安捷伦有64gsps的超级示波器,我记得可以存16gb数据
发表于 2018-10-10 08:55:46 | 显示全部楼层
首先你可以调整一下阈值电压,理论上SDRAM电压是3.3V,阈值电压应该是1.65V,实际上肯定会有偏差,而现在实际采集到的波形高电平时间偏短,那说明它的中间点的电位应该偏低,所以适当降低阈值电压应该可以改善,阈值电压设置框那里选择自定义,然后在下方直接输入电压值即可,比如可以试一下1.5~1.2V之间的值。
另外就是测量的连接线尽可能的短,因为导线在高频时会有很明显的电感效应,会造成信号畸变,所以测量点尽可能选取靠近信号输出引脚的地方。
 楼主| 发表于 2018-10-10 10:12:28 | 显示全部楼层
kvts 发表于 2018-10-10 08:55
首先你可以调整一下阈值电压,理论上SDRAM电压是3.3V,阈值电压应该是1.65V,实际上肯定会有偏差,而现在实 ...

终于等到了版主,SDRAM的信号采集确实不容易。
我的问题是,采到的CLK不均匀是怎么回事?尤其是2ns的那个。是逻辑分析仪的问题?
发表于 2018-10-11 08:48:00 | 显示全部楼层
DOER 发表于 2018-10-10 10:12
终于等到了版主,SDRAM的信号采集确实不容易。
我的问题是,采到的CLK不均匀是怎么回事?尤其是2ns的那个 ...

其实楼上几位网友的分析和我的回复中分析了原因,楼上的关于时钟抖动的分析是原因之一,CLK波形本身接近正弦波也是原因之一,我说的理论阈值应该是1.65V,但实际上肯定会有偏差,也是原因之一,因为逻辑分析仪判定0和1是靠跟阈值电压的比较来实现的,如果实际波形的中间点位不在1.65V那你用1.65V去做判定标准肯定就会增大误差呀,而你现在整体上测量的结果就是高电平偏短,应该就是这个原因。所以我让你调整阈值电压试试。我提到的另外一点传输线的电感效应,加上时钟抖动因素,就可能造成偶尔出现毛刺或者偶尔出现某个脉宽变大或变小,这就是你看到的偶尔的不均匀了。
 楼主| 发表于 2018-10-20 14:19:22 | 显示全部楼层
kvts 发表于 2018-10-11 08:48
其实楼上几位网友的分析和我的回复中分析了原因,楼上的关于时钟抖动的分析是原因之一,CLK波形本身接近 ...

LA5016的阈值不能调吧?
发表于 2018-10-23 08:50:01 | 显示全部楼层
DOER 发表于 2018-10-20 14:19
LA5016的阈值不能调吧?

早前出的几批LA5016阈值电压是不能调的,就是黑色外壳的是不能调的,后来的银色外壳的是能调的,如果你是黑色的那种就很抱歉了,确实调不了。
友情提示:标题不合格、重复发帖,将会被封锁ID。详情请参考:论坛通告:封锁ID、获得注册邀请码、恢复被封ID、投诉必读
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版|Archiver|阿莫电子论坛(原ourAVR/ourDEV) ( 公安备案:44190002001997(交互式论坛) 工信部备案:粤ICP备09047143号 )

GMT+8, 2020-2-21 02:16

阿莫电子论坛, 原"中国电子开发网"

© 2004-2018 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

快速回复 返回顶部 返回列表