|
|
本帖最后由 shuxmpx123 于 2019-1-5 18:40 编辑
这几天我在看这个芯片的时钟问题，
我看了官方两个例程，一个里面C3是0x50(DEC 80), 注释里写的频率是39.0625KHz(T=0.0000256s), 另一个例程中C3的值是0x90(DEC 144), 注释是31.25KHz(T=0.000032s), 周期相差0.0000064s, 144-80 = 64,
按资料的说法： “通过控制内部基准时钟周期来控制慢速内部基准时钟频率。这些位采用二进制加权。换言之，位1 的调整量
是位0 的两倍。提高SCTRIM 的二进制值会加长周期，降低该值会缩短周期。 ”
那应该就是C3的值每增加1，周期增加0.0000001s, 算出来C3调整频率最小幅度约0.3%；
在非Debug模式下，芯片复位后会自动加载出厂校准值到C3 C4中， 我测试了几块芯片，每个芯片读出来的C3都不同，相差在10以内，说明是每个芯片都有调整过频率，使频率符合资料描述的±0.8%以内；
那么问题是， KEAZN64出厂调整的频率是31.25， 而不是39.0625， 倍频后，只能跑到32M， 我想让芯片跑到40M，需要重新设置C3的值，就没用到芯片的内部校准值了，批量生产频率偏差就增大了，可能会有风险；
所以我感觉NXP这种做法不是很好， 不知道大家有没有什么好的办法解决；
我需要芯片跑到40MHz, 也要用到芯片内部的校准值；
|
|
发表于 2019-1-5 18:30:06