fpga 3个或者4个数相加可以综合成电路吗？

wowangru · 发表于 2019-1-8 20:42:09

fpga 3个或者4个数相加可以综合成电路吗？几个有符号数，比如reg signed [9:0] a,b,c,d,e; a<=b+c+d+e; 或者a<=b+c+d;。可以综合成电路吗？我用的是quartus 13

qiqirachel · 发表于 2019-1-8 20:43:00

CPU都能搭出来，加法器肯定没问题啊

wowangru · 发表于 2019-1-8 20:44:13

qiqirachel 发表于 2019-1-8 20:43
CPU都能搭出来，加法器肯定没问题啊

普通CPU是多个周期！！！可能也有指令集一个周期的

wye11083 · 发表于 2019-1-8 20:49:42

可以。你这是基本的加法器级联。注意一些综合器可能会出bug，ise全系列在长加法链会出错，需要重载加法链优化参数。qii不知道，没用过，如果用synplify综合应该不会出错。注意，级联的加法器会造成时序下降。

wowangru · 发表于 2019-1-8 21:10:59

wye11083 发表于 2019-1-8 20:49
可以。你这是基本的加法器级联。注意一些综合器可能会出bug，ise全系列在长加法链会出错，需要重载加法链优 ...

级联后时间肯定会变长！！！跑的速度慢这肯定的什么情况下容易出错呢

Eworm001 · 发表于 2019-1-8 21:16:23

这种做流水线会不会好点

wye11083 · 发表于 2019-1-8 21:23:26

wowangru 发表于 2019-1-8 21:10
级联后时间肯定会变长！！！跑的速度慢这肯定的什么情况下容易出错呢 ...

只要综合器不出bug它就不会出错。

wowangru · 发表于 2019-1-8 21:50:45

wye11083 发表于 2019-1-8 21:23
只要综合器不出bug它就不会出错。

这个回答给101分！！！！！ 100分封顶！没有人能反驳！但是我还是不知道会不会出错

mcu5i51 · 发表于 2019-1-9 10:01:06

只要是可以用电路搭出来的东西都是可以综合的

wowangru · 发表于 2019-1-9 10:17:42

我在if里面写了一个加法然后再判断！！！这样也可以吧只是周期长？

eslab21 · 发表于 2019-1-25 09:30:02

保险起见用 ip core，两两相加，这样潜伏期长些，但是处理速度没问题。

dykwai1 · 发表于 2019-1-25 10:48:43

ipcore里加法器应该是标准模块

阿莫论坛20周年了！感谢大家的支持与爱护！！