搜索
bottom↓
回复: 26

请教用过fpga Cyclone 10 LP的,最高跑250MHZ会不会不稳

[复制链接]

出0入0汤圆

发表于 2019-1-11 11:24:26 | 显示全部楼层 |阅读模式
最近用Cyclone 10 做一个项目应用,需要最高跑到250MHZ应用,芯片技术支持说跑这么高可能会造成批量生产时不稳定,因为各芯片的差异有可能导致不良率升高或者造成稳定性隐患,在测试中高低温会不通过。
希望有过fpga项目量产经验的高手们给点意见。

阿莫论坛20周年了!感谢大家的支持与爱护!!

如果想吃一顿饺子,就得从冰箱里取出肉,剁馅儿,倒面粉、揉面、醒面,擀成皮儿,下锅……
一整个繁琐流程,就是为了出锅时那一嘴滚烫流油的热饺子。

如果这个过程,禁不住饿,零食下肚了,饺子出锅时也就不香了……《非诚勿扰3》

出0入442汤圆

发表于 2019-1-11 12:00:46 来自手机 | 显示全部楼层
综合时时序加15%余量基本上可以解决大多数问题。vcc供电加5%,同时测一下响应时间,保证瞬间负载切换时不会掉链子。

出0入22汤圆

发表于 2019-1-11 12:03:02 | 显示全部楼层
我觉得还是应该要看什么应用吧。
曾经尝试用max10,一个io输出方波,可以跑1.2G

出0入0汤圆

 楼主| 发表于 2019-1-11 12:03:08 | 显示全部楼层
wye11083 发表于 2019-1-11 12:00
综合时时序加15%余量基本上可以解决大多数问题。vcc供电加5%,同时测一下响应时间,保证瞬间负载切换时不 ...

我问的不是资源,而是时钟,时钟跑高了样机两台测试是没有问题的。就是怕量产时候不知道会不会有问题

出0入0汤圆

 楼主| 发表于 2019-1-11 12:03:44 | 显示全部楼层
本帖最后由 wuminglin1989 于 2019-1-11 12:06 编辑
zxq6 发表于 2019-1-11 12:03
我觉得还是应该要看什么应用吧。
曾经尝试用max10,一个io输出方波,可以跑1.2G ...


逻辑还是比较复杂的。而且现在不是设计有没有问题,设计是OK功能是OK的,客户找了个芯片技术支持来,那个技术支持说了句,那么高可能会有问题哦,高低温可能不过,客户就担心了。

出0入442汤圆

发表于 2019-1-11 12:05:43 来自手机 | 显示全部楼层
wuminglin1989 发表于 2019-1-11 12:03
我问的不是资源,而是时钟,时钟跑高了样机两台测试是没有问题的。就是怕量产时候不知道会不会有问题 ...

我说是就是时序余量。

出0入0汤圆

 楼主| 发表于 2019-1-11 12:09:12 | 显示全部楼层
wye11083 发表于 2019-1-11 12:05
我说是就是时序余量。

看来遇到高手了,我对这个还真没有研究过,不知道什么是时序余量,这个时序余量怎么算呢,希望不吝赐教

出0入442汤圆

发表于 2019-1-11 12:38:49 来自手机 | 显示全部楼层
wuminglin1989 发表于 2019-1-11 12:09
看来遇到高手了,我对这个还真没有研究过,不知道什么是时序余量,这个时序余量怎么算呢,希望不吝赐教
...

就是指你按至少280mhz去设计产品。否则小批量都一定会有各种各样的bug出现。

出0入0汤圆

发表于 2019-1-11 12:53:58 | 显示全部楼层
zxq6 发表于 2019-1-11 12:03
我觉得还是应该要看什么应用吧。
曾经尝试用max10,一个io输出方波,可以跑1.2G ...

我不相信,你用什么方法测试的?

出0入0汤圆

发表于 2019-1-11 13:28:18 | 显示全部楼层
本帖最后由 advantech 于 2019-1-11 13:34 编辑
wuminglin1989 发表于 2019-1-11 12:09
看来遇到高手了,我对这个还真没有研究过,不知道什么是时序余量,这个时序余量怎么算呢,希望不吝赐教
...


你先对设计进行时序约束,编译后,进行时序分析,分析报告中就有一个Fmax,就是该设计能跑的最高时钟频率。另外建立时间,保持时间最好比较均衡,有富余。个人愚见。

出0入22汤圆

发表于 2019-1-11 13:33:28 来自手机 | 显示全部楼层
liurangzhou 发表于 2019-1-11 12:53
我不相信,你用什么方法测试的?

示波器呀。

出0入0汤圆

发表于 2019-1-11 13:42:01 | 显示全部楼层

CPLD内部时钟频率多少?

出0入0汤圆

发表于 2019-1-11 13:43:47 | 显示全部楼层
是的,要留足够的时序余量。
除了上面提到的提高目标约束时序外,还可以用增加并行度的办法,来降低时钟频率的需求;比如Nx250MHz的计算量,可以用2Nx125MHz来等效替代,以面积换时钟和功耗,增加可靠性。

出0入0汤圆

 楼主| 发表于 2019-1-11 14:48:15 | 显示全部楼层
advantech 发表于 2019-1-11 13:28
你先对设计进行时序约束,编译后,进行时序分析,分析报告中就有一个Fmax,就是该设计能跑的最高时钟频率 ...

这个建议对我太有用了,万分感谢,我的看了下,确实有点高了,fmax还真的是不高,以前都没注意看这个,只是时钟约束完了就算,谢谢。

出0入0汤圆

 楼主| 发表于 2019-1-11 15:00:43 | 显示全部楼层
zxq6 发表于 2019-1-11 12:03
我觉得还是应该要看什么应用吧。
曾经尝试用max10,一个io输出方波,可以跑1.2G ...

MAX10最高时钟频率无法做到1GHZ,更不有说IO管脚频率,




做技术的还是不要乱吹牛的好,应该实事求是,脚踏实地厚积薄发才能真正的地得到别人的认可,逞口舌之勇,先不说会误导别人,对于自己的技术成长有害而无利,如果说自己的性格不合适做技术还是尽早地转行较好。上述出于做技术的由衷之言,可能不是那么好听,但是本意还是希望你能找到自己的正确方向。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?注册

x

出0入0汤圆

 楼主| 发表于 2019-1-11 15:01:52 | 显示全部楼层
jathenal 发表于 2019-1-11 13:43
是的,要留足够的时序余量。
除了上面提到的提高目标约束时序外,还可以用增加并行度的办法,来降低时钟频 ...

谢谢,这个能并行的就已经并行了,没办法的了。

出0入22汤圆

发表于 2019-1-11 15:07:21 | 显示全部楼层
wuminglin1989 发表于 2019-1-11 15:00
MAX10最高时钟频率无法做到1GHZ,更不有说IO管脚频率,

http://www.eeboard.com/bbs/thread-40301-1-1.html
请自己看。

出0入0汤圆

发表于 2019-1-11 15:17:55 | 显示全部楼层

你用的什么高端示波器,竟然可以采集1.2G的方波

出0入0汤圆

 楼主| 发表于 2019-1-11 15:27:52 | 显示全部楼层
zxq6 发表于 2019-1-11 15:07
http://www.eeboard.com/bbs/thread-40301-1-1.html
请自己看。

好吧,我收回我说的话,但是你500MHZ以后的波形已经变形了,都已经不算实际能用的了,这不应该不叫能跑1GHZ,要稳定输出正确的结果才叫能跑吧。输出的结果都是变形的,有什么用,人家要你出100万块钱,你出了1毛钱,你说我也能出钱,不认同你认为的“能跑”。

出0入22汤圆

发表于 2019-1-11 15:38:03 | 显示全部楼层
liurangzhou 发表于 2019-1-11 15:17
你用的什么高端示波器,竟然可以采集1.2G的方波

TDS5104,1G带宽的。1.2G的那个波形已经不正常了的。

出200入429汤圆

发表于 2019-1-11 16:46:47 | 显示全部楼层
zxq6 发表于 2019-1-11 15:38
TDS5104,1G带宽的。1.2G的那个波形已经不正常了的。

MAX10的PLL确实比cyclone强太多了,貌似cyclone4最高只能到400M?  另外500M以上的信号用频谱仪观察比较方便了。

出0入0汤圆

发表于 2019-1-11 18:29:52 来自手机 | 显示全部楼层
zxq6 发表于 2019-1-11 15:07
http://www.eeboard.com/bbs/thread-40301-1-1.html
请自己看。

你这1.2G可能是超出VCO最大频率了,所以没波形了,提高点供电pll供电电压可能就有了(^_-)

出10入12汤圆

发表于 2019-1-11 18:56:09 | 显示全部楼层
我设计200M  跑100M     速度足够情况下越低越好

出0入0汤圆

发表于 2019-1-23 10:01:47 | 显示全部楼层
用TimeQuest分析时序呀,如果能通过时序约束就不用担心。

出0入0汤圆

发表于 2019-1-25 00:02:11 来自手机 | 显示全部楼层
Cyclone10性价比乍样?

出0入0汤圆

 楼主| 发表于 2019-1-25 10:33:42 | 显示全部楼层
eslab21 发表于 2019-1-23 10:01
用TimeQuest分析时序呀,如果能通过时序约束就不用担心。

谢谢,可以通过,但是时序分析有警告。几个样机都是OK的,就是怕大批量时出问题就惨了

出0入0汤圆

 楼主| 发表于 2019-1-25 10:36:00 | 显示全部楼层
again 发表于 2019-1-25 00:02
Cyclone10性价比乍样?

大批量的价格是很实惠的,同样门数的比4价格低很多,还没有批量性能不好评估,样机阶段性能还可以。
回帖提示: 反政府言论将被立即封锁ID 在按“提交”前,请自问一下:我这样表达会给举报吗,会给自己惹麻烦吗? 另外:尽量不要使用Mark、顶等没有意义的回复。不得大量使用大字体和彩色字。【本论坛不允许直接上传手机拍摄图片,浪费大家下载带宽和论坛服务器空间,请压缩后(图片小于1兆)才上传。压缩方法可以在微信里面发给自己(不要勾选“原图),然后下载,就能得到压缩后的图片】。另外,手机版只能上传图片,要上传附件需要切换到电脑版(不需要使用电脑,手机上切换到电脑版就行,页面底部)。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子技术论坛 ( 粤ICP备2022115958号, 版权所有:东莞阿莫电子贸易商行 创办于2004年 (公安交互式论坛备案:44190002001997 ) )

GMT+8, 2024-3-28 22:22

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

快速回复 返回顶部 返回列表