请问嘉利创工程师这个敷铜断线也属于你们CAM更改造成的吗

YFM

4层PCB 工艺为线宽线距 3.5mil
这里有三张图 ： PCB图， 设计原图，和PCB订单提交的gerber。
PCB图中用橘黄色圆圈标注了断线的地方。
在设计图和提交的gerber中可以看到PCB中断掉的敷铜是大于等于周围线宽的也就是说断掉的部分是符合最小线宽约束的。

sunshulin

如果你看生产稿，就知道为什么没有了！

wye11083

sunshulin 发表于 2019-3-16 07:17
如果你看生产稿，就知道为什么没有了！

所见非所得，跟看生产稿完全是两码事啊，兄弟。比如说，你想买AAAAAAAA，结果我卖给你AAAaAAAA，你会怎么想？

上次那个板子是开窗多了一块，这次是铜皮少了一块。

所谓确认生产稿是把锅都甩给客户了的。

68336016

wye11083 发表于 2019-3-16 09:30
所见非所得，跟看生产稿完全是两码事啊，兄弟。比如说，你想买AAAAAAAA，结果我卖给你AAAaAAAA，你会怎么 ...

板子简单还没什么，复杂点的板子，要用户去做对比确认，怎么说得过去

GUO_GUO

就这个问题，我从技术层面说一下我的个人看法，不代表JLC官方观点。

这个问题比较经典，行业中几乎所有的PCB工厂都对这个规范没有更深入的细节描述，至少我所了解的公司是这样的。
一般工厂的工艺能力最小线宽线距，指的是走线与走线间的数据，比如下图所示的位置


对于走线同覆铜间的间距，按照最小线距标准是很难做到的，影响良率，变相的增加生产成本，遇到这种情况，都是通过削覆铜来保证走线与覆铜间的间距，一般是削到6mil以上，极端情况下是5mil。
像楼主这种因为覆铜连接位较小导致被削断，在工厂CAM工程师，削完之后，会有一个网络对比，这个对比是同原稿进行对比，如果不存在开短路的情况，被削断是可以接受的。因为处理资料的时候像这种削覆铜操作是批量处理的，不是一个一个位置的单独去手工削，而且人眼不容易看到，靠人眼去检查哪个位置有没有被削断，真的太困难了，久而久之像这种被削断的情况就很少有人工去检查了。

这种情况很常见，很多客户layout铺铜的时候，都有这种问题，我所接触的有99%以上的客户都不会太在意削断对电路板的影响，但也有极个别客户有特殊设计要求，被削断以后会影响信号的完整性。这个我也曾经吃过这方面的亏，在传统工厂，遇到这类客户，就要花额外的两三个小时去检查类似这样的问题。
说实话，在JLC这种商业模式，要做到这种品质标准真的不现实，有多少人都不够用。这个还需要客户的共同努力参与，多积累PCB的制板经验，在设计时注意回避板厂解决不了的问题，这样即可以享受低价打样，又可以享受高品质。

wye11083

68336016 发表于 2019-3-16 09:35
板子简单还没什么，复杂点的板子，要用户去做对比确认，怎么说得过去

说的也是，一分钱一分货，哈哈。我司批量生产的厂开工费都好几K，连个线头都会做成doc发我们确认，不确认不开工。

68336016

幸好还能飞线补一下

tclg

是的，所谓确认生产稿是把锅都甩给客户了，所以对于量很大，板子又比较精密的，必须自己确认生产稿，嘉立创的工程师不可能有你自己更靠得住。

冬瓜吗我是鸭梨

GUO_GUO 发表于 2019-3-16 09:51
就这个问题，我从技术层面说一下我的个人看法，不代表JLC官方观点。

这个问题比较经典，行业中几乎所有的P ...

我觉得你说的蛮有道理，条理也很清晰

zxq6

一直以为，靠铺铜连接网络，都不是一个好习惯。除非有单独的一层来搞这个事情。

redworlf007

画板子的时候，要把走线和敷铜之间距离设置大，敷铜和敷铜之间的距离，也要比线距大。

lrth

没想到还有这样的坑~

90999

默认线距和铺铜距离应该是一样的吧。

rf_smart

一直把线画好后修改间距0.4mm再敷铜

jssd

这地方如果非要靠敷铜才能通信号的话，最好加一条连线。

zchong

学到一招，最好是先走线，再敷铜

qqrenzhi1

rf_smart 发表于 2019-3-16 14:04
一直把线画好后修改间距0.4mm再敷铜

可以设规则，单独设置敷铜的，线距。

cne53102

GUO_GUO 发表于 2019-3-16 09:51
就这个问题，我从技术层面说一下我的个人看法，不代表JLC官方观点。

这个问题比较经典，行业中几乎所有的P ...

即使不存在开短路的情况，被削断也是不可能被接受的

电路不是连通了就ok的

如果只要连通就能工作的很好，那还要工程师干什么

wy2000

楼主自认吧，JLC不会认错的。现在的JLC和前几年的已经大不相同。现在有的审核人员的水平大幅下降。似乎碰上老手是你运气，碰上新手是你倒霉。

limeng

也许我花了3个小时写的一篇可以帮楼主及大家解释一些问题： PCB打样/批量文件修改资料的必然性及必需性

limeng

cocalli 发表于 2019-3-16 09:39
题外话：
楼主的板子，看排阻几个位置 ，建议板厂做阻焊桥处理（这个问题，同一家厂家，有时做阻焊，有时不 ...

客户原文件都没有阻焊桥，我们怎么帮他加上去？

lrth

wy2000 发表于 2019-3-16 15:53
楼主自认吧，JLC不会认错的。现在的JLC和前几年的已经大不相同。现在有的审核人员的水平大幅下降。似乎碰上 ...

厉害了，被你发现了~不过也和之前JLC的工艺水平比较低，现在提升了，审核的培训没跟上，也有关系吧。

limeng

cocalli 发表于 2019-3-16 16:58
从楼主图片看，排阻一边是有阻焊的，另一边用线直连，应该这里不会全开窗吧。
以上仅从图片提示而已，我 ...

这就是客户的原文件，所以大家在评论的时候先摸清什么样的问题！

xiaojian

铺铜皮一般单独设置规则，20-25mil 不等

colinzhao

咨询下JLC，现在能做阻焊桥了吗？记得以前不行！

YFM

limeng 发表于 2019-3-16 16:11
也许我花了3个小时写的一篇可以帮楼主及大家解释一些问题： PCB打样/批量文件修改资料的必然性及必需性 ...

这个非常感谢这篇文章，我提这个问题主要是想了解究竟发生了什么好在以后设计中避开不当的设计。目前我们硬件的设计虽然配套很完善但是设计人员很少有标准化的设计理论。比如这次根据我8年前感光膜自制pcb的时候并不觉得线到敷铜的间距需要大于线到线的间距。因为理论上腐蚀的时候在腐蚀液流动率不佳的情况下敷铜区域腐蚀液浓度高于线密集区。敷铜区会更快的腐蚀完毕。因此不需要很大间距也可以保证良品。不过目前来看以后得加大敷铜间距了。

diegoo

出来没有遇到这种情况，因为我设计时候，铺铜间距是单独设置的，比如整版最小是6mil，铺铜是12mil

YFM

zxq6 发表于 2019-3-16 13:12
一直以为，靠铺铜连接网络，都不是一个好习惯。除非有单独的一层来搞这个事情。 ...

事实上两个断开的点是1.8v网络的两个点。在内层有连接，但是我就是想知道这里为什么断了

dukelec

我畫板，線寬線距為 0.16mm 的時候，敷銅到線路間距設置為 0.2mm，不過敷銅到相同網絡焊盤的間距反而設置比較小，譬如 0.05mm，否則很多地方很難接通，就算接通敷銅效果也不理想。（如果為 0 相當於不做熱島，會比較難焊接。）
如果敷銅依然被削斷，我會有意見，如果影響比較大會不予接受。（譬如地割斷後，關鍵的地方要繞很遠才能接通。不過這些地方我都會加過孔增加通透性，所以出問題概率不大。）

同時也心疼 jlc 兩秒鐘，畢竟連樓主這樣的高手都沒有避免這些問題，更多的很隨意的板子做多了之後，真的是小問題沒法做到一一通知客戶，否則客戶自己都會被煩死。

YFM

cocalli 发表于 2019-3-16 09:39
题外话：
楼主的板子，看排阻几个位置 ，建议板厂做阻焊桥处理（这个问题，同一家厂家，有时做阻焊，有时不 ...

对于焊盘打过孔主要是因为没有空间了，而且这个板子子不会量产实验用出现问题手工排除不良焊接。