搜索
bottom↓
回复: 6

FPGA和ASIC流程区别

[复制链接]

出0入0汤圆

发表于 2020-8-31 15:23:23 | 显示全部楼层 |阅读模式
FPGA设计流程包括功能描述、电路设计与输入、功能仿真、综合优化、综合后仿真、实现与布局布线、时序仿真、板级仿真与验证、调试与加载配置。
适合灵活变化的工程应用。
ASIC的设计流程(数字芯片)包括:功能描述、模块划分、模块编码输入、模块级仿真验证、系统集成和系统仿真验证、综合、STA(静态时序分析)、形式验证。
适合长期战略固定产品。

出0入0汤圆

发表于 2020-8-31 15:59:41 | 显示全部楼层
学到了!

出0入442汤圆

发表于 2020-8-31 18:28:18 来自手机 | 显示全部楼层
lz你少了一个最重要的,asic成本2000000起步,fpga成本20起步。。

出0入59汤圆

发表于 2020-9-1 08:48:09 | 显示全部楼层
洞洞板 和 投板的区别

出0入8汤圆

发表于 2020-9-1 08:59:05 | 显示全部楼层
充气版 和 生气版 的区别。

出0入37汤圆

发表于 2020-9-1 14:52:31 | 显示全部楼层
fpga是可编程的,可重复编程,做原型验证或者小批量产品
fpga验证好了,把vhdl或者其他语言的程序交给芯片厂家流片,做专用芯片,叫asic。
fpga是可编程的,所以硬件会有冗余,asic去除冗余,流片就不可编程了,可以将成本降到沙子价格,但是必须有量,否者均摊的研发流片上产线的价格都是不可接受的。

出0入119汤圆

发表于 2020-9-1 17:51:06 | 显示全部楼层
“综合、STA(静态时序分析)、形式验证”

实际的ASIC后端流程比这个多,DFT,逻辑综合,形式验证,静态时序分析,Gate-level Verification、物理综合(floorplan、placement、cts、routing、dfm),形式验证,静态时序分析,寄生参数提取,Post-layout Verification,然后对最终对生成的版图还要做DRC、LVS、天线效应的检查,最终才可以Tape-out。如果中间出问题还需要迭代。
回帖提示: 反政府言论将被立即封锁ID 在按“提交”前,请自问一下:我这样表达会给举报吗,会给自己惹麻烦吗? 另外:尽量不要使用Mark、顶等没有意义的回复。不得大量使用大字体和彩色字。【本论坛不允许直接上传手机拍摄图片,浪费大家下载带宽和论坛服务器空间,请压缩后(图片小于1兆)才上传。压缩方法可以在微信里面发给自己(不要勾选“原图),然后下载,就能得到压缩后的图片】。另外,手机版只能上传图片,要上传附件需要切换到电脑版(不需要使用电脑,手机上切换到电脑版就行,页面底部)。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子技术论坛 ( 粤ICP备2022115958号, 版权所有:东莞阿莫电子贸易商行 创办于2004年 (公安交互式论坛备案:44190002001997 ) )

GMT+8, 2024-4-19 21:03

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

快速回复 返回顶部 返回列表