请问这个电路为什么引脚电平拉不到5V

qaya · 发表于 2020-10-23 14:33:12

本帖最后由 qaya 于 2020-10-23 14:47 编辑

型号是STM32F407。当写PE10为1的时间，量得电平为3.3V，按道理应该是被上拉到5V呀。确定5VDD处电压是5V。

117433525 · 发表于 2020-10-23 14:34:58

MCU供电是多少V,就是多少V.

carefree1986 · 发表于 2020-10-23 14:36:47

内部有钳位

lizengmao · 发表于 2020-10-23 14:37:18

IO设为OD输出，则high电位由外部上拉电阻所接的电源电压决定。

qaya · 发表于 2020-10-23 14:45:26

carefree1986 发表于 2020-10-23 14:36
内部有钳位

没有钳位的

qaya · 发表于 2020-10-23 14:46:15

lizengmao 发表于 2020-10-23 14:37
IO设为OD输出，则high电位由外部上拉电阻所接的电源电压决定。

看代码的80行，已经设为OD了

pcwinner · 发表于 2020-10-23 15:38:54

上拉5V只是说能承受5V电压，没说能输出5V电压吧。。。。。。。。

qaya · 发表于 2020-10-23 15:43:14

pcwinner 发表于 2020-10-23 15:38
上拉5V只是说能承受5V电压，没说能输出5V电压吧。。。。。。。。

我没有说输出5V

szcqcc · 发表于 2020-10-23 15:56:40

qaya 发表于 2020-10-23 14:45
没有钳位的

有钳位，但是钳位到VCC，也就是5V，看不出问题在哪

szcqcc · 发表于 2020-10-23 16:02:01

集电极开路不适合你这个电路吧，用普通的推挽输出试试

pcwinner · 发表于 2020-10-23 16:03:11

你是作为输出用的，有没有上拉已经不重要了！

qaya · 发表于 2020-10-23 16:35:19

szcqcc 发表于 2020-10-23 16:02
集电极开路不适合你这个电路吧，用普通的推挽输出试试

为什么不适合呢？很基础很常见的开漏上拉电路啊

szcqcc · 发表于 2020-10-23 16:47:35

qaya 发表于 2020-10-23 16:35
为什么不适合呢？很基础很常见的开漏上拉电路啊

习惯问题吧，如果没什么线或的要求，只是普通的驱动我喜欢用推挽，驱动能力强点，你的是低有效无所谓了

rube · 发表于 2020-10-23 17:35:40

同样不解，楼主是不是脚位搞错了？输出0试试

ccstc · 发表于 2020-10-23 18:13:22

了解一下“真开漏”和“模拟开漏”

mowin · 发表于 2020-10-23 18:51:42

保护二极管钳位到MCU的vdd，不是真开漏的

flash3g · 发表于 2020-10-23 20:44:18

可能是别的地方又初始化了这个GPIO吧，写个while(1)；让CPU停在这里看看

zqf441775525 · 发表于 2020-10-23 21:13:58

flash3g 发表于 2020-10-23 20:44
可能是别的地方又初始化了这个GPIO吧，写个while(1)；让CPU停在这里看看

我觉得有这个可能性，遇到过这种情况

ziruo2002ab · 发表于 2020-10-23 21:42:56

即便是理想的真开漏，这个10mA以上的电流长时间撑得住吗？
搞个大电流buffer缓冲下更好，同时避免去折腾MCU的IO模式

qaya · 发表于 2020-10-24 18:04:06

mowin 发表于 2020-10-23 18:51
保护二极管钳位到MCU的vdd，不是真开漏的

没看到IO口结构有钳位。

qaya · 发表于 2020-10-24 18:04:45

flash3g 发表于 2020-10-23 20:44
可能是别的地方又初始化了这个GPIO吧，写个while(1)；让CPU停在这里看看

这个原因一开始就排除了。

JIANGJIAYU · 发表于 2020-10-25 10:45:20

本帖最后由 JIANGJIAYU 于 2020-10-25 10:49 编辑

IO口有钳位二极管的，方向是IO口到VDD（兼容5V的是VDD_FT）

qaya · 发表于 2020-10-26 08:45:12

JIANGJIAYU 发表于 2020-10-25 10:45
IO口有钳位二极管的，方向是IO口到VDD（兼容5V的是VDD_FT）

哦，是我理解错了。不过这个钳位是5V的，还是解释不了我的问题。

liurangzhou · 发表于 2020-10-26 08:58:44

我曾试过，开漏是可以输出5V的，可能是程序的问题，建议直接看寄存器值。看图中问题来了，钳位到VDD_FT怎么实现的？

zzh90513 · 发表于 2020-10-26 09:09:59

FT容忍的开漏应该是可以拉到5V的，I2C经常这样做，仿真看下是否其他地方又改了模式了

令狐冲 · 发表于 2020-10-26 09:10:52

本帖最后由令狐冲于 2020-10-26 09:13 编辑

首先开漏驱动5V电平的信号没一点问题，经常这样做，外部一个上拉搞定。楼上那么多说不行的，要么没细看楼主描述，要么压根自己没用过吧？
如果硬件没问题，我觉得可能驱动电流的问题，电流太大，内部OD门有压降了，你把光耦先去掉，只留10K上拉电阻，看能输出5V不能。

PS，但是你能准确输出3.3，猜测是不是别的地方又把该IO配置成推挽了？

yy20062516 · 发表于 2020-10-26 09:28:34

硬件电路问题啊，这种电路怎么可能拉到5V，把光耦拿掉开漏输出的脚就有5v了

account · 发表于 2020-10-26 09:47:56

本帖最后由 account 于 2020-10-26 10:00 编辑

PortE 口应该耐压兼容5V的，开漏配置肯定可以被拉到5V。
如果是内部钳压二极管起作用了，那么PE10应该是 MCU_VDD+管压降。
所以检查，运行过程中 PE10是否真的是开漏配置，真实硬件电路是否存在问题(PE10与VDD短路了)？

qaya · 发表于 2020-10-26 10:38:12

令狐冲发表于 2020-10-26 09:10
首先开漏驱动5V电平的信号没一点问题，经常这样做，外部一个上拉搞定。楼上那么多说不行的，要么没细看楼主 ...

已经把光耦的引脚剪断了测试，还是不行。配置方面也检查过了，这个IO的配置我放在了最后面。

qaya · 发表于 2020-10-26 10:39:23

yy20062516 发表于 2020-10-26 09:28
硬件电路问题啊，这种电路怎么可能拉到5V，把光耦拿掉开漏输出的脚就有5v了 ...

请问这个电路为什么拉不到5V？光耦拿掉试过了。

令狐冲 · 发表于 2020-10-26 10:41:09

qaya 发表于 2020-10-26 10:38
已经把光耦的引脚剪断了测试，还是不行。配置方面也检查过了，这个IO的配置我放在了最后面。 ...

单个IO口损坏，这种事我也遇到过，换个单片机好了。

qaya · 发表于 2020-10-26 10:42:21

account 发表于 2020-10-26 09:47
PortE 口应该耐压兼容5V的，开漏配置肯定可以被拉到5V。
如果是内部钳压二极管起作用了，那么PE10应该是 MC ...

PE10和VDD短路可以排除，我量过。另外，PE10可以按程序0V和3.3V变化，这也证明没有短路的情况。

qaya · 发表于 2020-10-26 10:48:28

令狐冲发表于 2020-10-26 10:41
单个IO口损坏，这种事我也遇到过，换个单片机好了。

换了一块板测试，还是一样的情况。而且IO可以正常输出电平变化，应该不是损坏。

account · 发表于 2020-10-26 11:49:11

qaya 发表于 2020-10-26 10:42
PE10和VDD短路可以排除，我量过。另外，PE10可以按程序0V和3.3V变化，这也证明没有短路的情况。 ...

那就debug了，例如去掉上拉电阻，与光耦相关，然后下拉一个1M电阻，IO设置为高，看看电压是不是为0.

zhenke · 发表于 2020-10-26 12:04:09

专门写一个这个IO口的测试程序试一下。

HXDZ-AAA · 发表于 2020-10-26 16:14:24

楼主可按下述做以下测试。
F407 3.3V供电端断开，只给5VDD处供5V电压，然后测量PE10处电压，在这一步上确认一下。

qq910130528 · 发表于 2020-10-26 16:31:51

光耦输入端的二极管本身就有压降，PE10的电压小于5V

蚁族 · 发表于 2020-10-27 08:28:12

端口开楼可以用5V；实际输出的时候，电平不能输出5V的。内部IO结构保护了

Mrp_Young · 发表于 2020-10-27 08:56:18

搜搜真假开漏

请问这个电路为什么引脚电平拉不到5V

本帖子中包含更多资源

阿莫论坛20周年了！感谢大家的支持与爱护！！

本帖子中包含更多资源