搜索
bottom↓
回复: 3

请教 XILINX HDMI IP核中的125M CLK DRU 是干嘛用的,一定要加上吗?

[复制链接]
(8771154)

出0入66汤圆

发表于 2021-4-23 15:33:01 | 显示全部楼层 |阅读模式
本帖最后由 ackyee 于 2021-4-23 17:07 编辑

如题, 板子画错了 ,还没贴片 ,这一路 CLK 没有加

我看了下 XILINX 官方的参考设计里  125M 时钟, 还有  一个可编程芯片是接进 FPGA的
现在板子上留了一路可编程芯片,但是125M 没有保留,尴尬了




我已经在XILINX 官网找到了相关的提问 和回复, 确实只有在低速或特殊分辨率下才用得到DRU

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?注册

x
(8768659)

出0入4汤圆

发表于 2021-4-23 16:14:36 | 显示全部楼层
用于低分辨率的支持, QPLL或CPLL有输入频率范围, <80M左右(记不清楚了)需要用辅助时钟。
(8766567)

出0入66汤圆

 楼主| 发表于 2021-4-23 16:49:28 | 显示全部楼层
swdebug 发表于 2021-4-23 16:14
用于低分辨率的支持, QPLL或CPLL有输入频率范围,

也就是我正常高分辨率的话 就不需要 这个了对吗,还有我看到这个 DRU 似乎只是接收端用到   HDMI 发送不需要用吧
(8512188)

出0入4汤圆

发表于 2021-4-26 15:29:07 | 显示全部楼层
ackyee 发表于 2021-4-23 16:49
也就是我正常高分辨率的话 就不需要 这个了对吗,还有我看到这个 DRU 似乎只是接收端用到   HDMI 发送不 ...

QPLL支持部分分辨率, CPLL支持全部。
回帖提示: 反政府言论将被立即封锁ID 在按“提交”前,请自问一下:我这样表达会给举报吗,会给自己惹麻烦吗? 另外:尽量不要使用Mark、顶等没有意义的回复。不得大量使用大字体和彩色字。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子论坛 ( 公安交互式论坛备案:44190002001997 粤ICP备09047143号 )

GMT+8, 2021-8-3 03:58

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

快速回复 返回顶部 返回列表