搜索
bottom↓
回复: 3

FPGA 的 gtp差分信号,定义管脚的时候软件里只能定义到N 奇怪

[复制链接]
(4151924)

出0入66汤圆

发表于 2021-6-18 14:52:31 | 显示全部楼层 |阅读模式
GTP的高速信号线 软件里定义IO口 只能定义到  差分线的 N端 ,而不是P端 ,有人遇到过吗?

一开始以为画错了,后面去官网对了一下 还是这样的

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?注册

x
(4139916)

出0入20汤圆

发表于 2021-6-18 18:12:39 来自手机 | 显示全部楼层
我不记得可以直接操作gtp io的吧。只能定义gtpe buffer位置。你看pcie的xdc,压根就没有pin。
(3860205)

出0入0汤圆

发表于 2021-6-21 23:54:30 | 显示全部楼层
可能是P/N差分对,只用定义N就行了,反正N定义了,P也确定了
(3812526)

出0入66汤圆

 楼主| 发表于 2021-6-22 13:09:09 | 显示全部楼层
zkf0100007 发表于 2021-6-21 23:54
可能是P/N差分对,只用定义N就行了,反正N定义了,P也确定了

查明原因了,代码输出经过一个缓冲器,所以不像 普通差分信号那样直接定义P就好了,连N都要定义
回帖提示: 反政府言论将被立即封锁ID 在按“提交”前,请自问一下:我这样表达会给举报吗,会给自己惹麻烦吗? 另外:尽量不要使用Mark、顶等没有意义的回复。不得大量使用大字体和彩色字。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子论坛 ( 公安交互式论坛备案:44190002001997 粤ICP备09047143号 )

GMT+8, 2021-8-5 16:11

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

快速回复 返回顶部 返回列表