求助，矿机 zynq PS 代码有30%概率下载失败 ，需要断电后才能成功

ackyee

不知道什么原因， 每次都会弹出不同的错误    需要断电重新启动板子才能重新下载

PS  换过好多块矿机了问题 依旧存在，换过 下载器了  问题也存在

有时候下载成功了 板子运行了   不断电，下一次下载 又会出现问题

应该不是下载器连接的问题， 直接用排线连接的 也换过不同的排线了

wye11083

换最新的vivado+vitis重新生成+编译fsbl+bootloader+elf。这是硅版本问题。老版本vivado很容易遇到DDR3初始化失败的情况。

另外SD卡启动也容易出现DDR3初始化失败的情况，根据我的经验，如果它能启动一次，那么后面一般都能成功启动。总之可能是兼容性问题。

ackyee

wye11083 发表于 2021-12-21 21:48
换最新的vivado+vitis重新生成+编译fsbl+bootloader+elf。这是硅版本问题。老版本vivado很容易遇到DDR3初始 ...

原来还有这种隐藏BUG    我一直在找下载器的问题 ，

不过好奇怪 这么大的BUG 全网搜索竟然一点相关的信息都没有搜索到

之前用的vivado 版本是2018.3的，  每次弹出来的不同报错  网上搜索 确实都和DDR有点关联


嗯嗯 我明天试试看新版本的  VIVADO  试试  感谢

xinjin

我最近也玩这个，2021.1版本，觉得vitis不好用，准备换个其它开发环境，

wye11083

xinjin 发表于 2021-12-22 00:41
我最近也玩这个，2021.1版本，觉得vitis不好用，准备换个其它开发环境，

vitis你多用用就好了。就是eclipse套了个壳，不过ec的工程管理是真的弱鸡，所以打开环境时xilinx会每次启动都要选择环境变量（也即工程路径）。

honami520

你这还算好的，我这遇到更奇怪的问题呢。FPGA编译的bit文件，同样的工程，同样的vivado 2018.1，3台电脑上面，只有1台编译出来的是正常的可以使用的。其他2台编译出来的有点奇怪的问题。是做24通道AD采样的，有问题的是某个通道波形不对。

ackyee

honami520 发表于 2021-12-22 17:20
你这还算好的，我这遇到更奇怪的问题呢。FPGA编译的bit文件，同样的工程，同样的vivado 2018.1，3台电脑上 ...

   第一次玩ZYNQ   没想到坑那么多 ，  以前玩纯FPGA  都没那么无语过