FPGA 一块代码有的执行有的不执行？

lixiaoxu186

使用 altera EP3C16F484C8 的芯片，发现断电后再上电会有一定几率有问题，没有问题的板子怎么断电重启都正常（测试上千次），有问题的板子出现的概率较多，刚开始以为板子问题，但是经过时序分析，发现异常时，在一段代码中 后面的执行了前面的语句不执行。

lixiaoxu186

下面的是正常时的时序图

wye11083

正常。彻查你代码。注意以下点务必100%确保：

状态机跳转，或case跳转，或if跳转，或？：条件执行等，任何条件语句中，不得出现任何异步信号。否则很容易出现竞争冒险造成状态失效。你这种很大概率是上面的if没有用同步信号，造成随机的异常现象。

至于部分执行也很容易理解，短的路径跑到了，长的路径没有跑到。

sunrn123

FPGA和MCU是不一样的
写FPGA程序的时候，首先要想到是在设计逻辑电路，是在设计硬件电路，他们的时序要理解是同步的，不是你把代码写在第一行，就先运行第一个时序
还要充分了解FPGA内部的各个逻辑单元(门)的工作逻辑和开关断时间，所以同样的程序，下载到不同型号的FPGA里面运行，结果都有可能不一样，有时温度也会有影响的

lixiaoxu186

wye11083 发表于 2022-1-17 11:28
正常。彻查你代码。注意以下点务必100%确保：

状态机跳转，或case跳转，或if跳转，或？：条件执行等，任何 ...

您好，非常感谢您的指导。您说的if没有用同步信号是指？
我之前使用的时CASE ,发现有问题，改成if 问题仍然存在。
这个是 case的代码

1.        
   
2. case in_data_state is
   
3.        
   
4.                 when 0 =>       
   
5.                   if(switch_in_buf/= switch_in)then
   
6.                       switch_in_buf <=switch_in;
   
7.                   end if;               
   
8.                          
   
9.                  if(inst_in_buf/= inst_in)then
   
10.                      inst_in_buf <=inst_in;
    
11.                 end if;
    
12.                                          
    
13.                 if(inst_in_buf ='0')then
    
14.                                     if(pulse_state_buf /=pulse_state) then     
    
15.                                               in_data_state<= 1;
    
16.                                               pulse_state  <=pulse_state_buf;
    
17.                                               pulse_test_buf <= NOT pulse_test_buf;
    
18.                                               number_save<=3;
    
19.                                               data_save(3)<=Count_get;
    
20.                                               send_time<=0;
    
21.                                          else
    
22.                                              in_data_state<=0;
    
23.                                           end if;
    
24.                 else   
    
25.                                          if(pulse_state2_buf /=pulse_state2) then
    
26.                                                    pulse_state2  <=pulse_state2_buf;
    
27.                                                     in_data_state<= 1;
    
28.                                                     number_save<=0;
    
29.                                                     data_save(0)<=Count_get2(7 downto 0)&Count_get2(15 downto 8)&conv_std_logic_vector(1, 8)&save_in(7 downto 0);
    
30.                                                     data_save(1)<=ad_in(7 downto 0)&ad_in(15 downto 8)& conv_std_logic_vector(2, 8)&save_in(7 downto 0);
    
31.                                                     data_save(2)<=ad_in(23 downto 16)&ad_in(31 downto 24)& conv_std_logic_vector(3, 8)&save_in(7 downto 0);
    
32.                                                     data_save(3)<=ad_in(39 downto 32)&ad_in(47 downto 40)& conv_std_logic_vector(4, 8)&save_in(7 downto 0);
    
33. 
    
34.                                                     send_time<=0;
    
35.                                             else
    
36.                                                   in_data_state<=0;
    
37.                                             end if;
    
38.                                                  
    
39.                                          end if;
    
40.                                          
    
41.            when 1 =>
    
42.                          send_time<=send_time+1;  
    
43.                          if(send_time =1) then
    
44.                               if f1_fi_wrusedw>=conv_std_logic_vector(2**AW-128,AW) then
    
45.                               f1_wr_hfullbuf        <= act_on;
    
46.                          else
    
47.                                f1_wr_hfullbuf        <= act_off;
    
48.                          end if;
    
49.                                                   
    
50.                          if(send_time >=2) then  
    
51.                                 if(inst_in_buf ='1') then
    
52.                                      if(switch_in_buf ='1')then
    
53.                                            f1_wr_hfullbuf2<=act_off;
    
54.                                      else
    
55.                                            f1_wr_hfullbuf2<=act_on;
    
56.                                     end if;
    
57.                                  else
    
58.                                    f1_wr_hfullbuf2<=act_off;
    
59.                                 end if;
    
60.                                f1_wr_hfull<=f1_wr_hfullbuf or f1_wr_hfullbuf2;
    
61.                                  send_time<=0;
    
62.                                  wr_clock<='1';   
    
63.                                  in_data_state<=in_data_state + 1;--
    
64.                         end if;
    
65.                                                        
    
66.            when 2 =>
    
67.                   send_time<=send_time+1;        
    
68.                   f1_fi_wrreq        <= act_off;
    
69.                   if(send_time >=1) then
    
70.                              if DATA_DIR_IN='0' and f1_wr_hfull=act_off then        --DATA_DIR_IN->0->EXT TO USB
    
71.                               f1_fi_wrreq        <= act_on;
    
72.                               f1_fi_din         <= data_save(number_save);
    
73.                            end if;
    
74.                            number_save<=number_save+1;               
    
75.                           in_data_state<=in_data_state + 1;--
    
76.                           send_time<=0;
    
77.                 end if;
    
78.                 when 3 =>--
    
79.                         send_time<=send_time+1;     
    
80.                          if(send_time >=1) then
    
81.                                 if(number_save <4)then
    
82.                                         in_data_state<=1;
    
83.                                 else
    
84.                                         in_data_state<=0;
    
85.                                 end if;       
    
86.                      
    
87.                                 send_time<=0;
    
88.                                  wr_clock<='0';
    
89.                                 fifo_test_buf<= NOT fifo_test_buf;
    
90.                          end if;
    
91.                 when others =>
    
92.                         in_data_state <= 0;
    
93.         end case;
    

复制代码

下面是目前用的if

1.   
   
2.     if(in_data_state = 0) then
   
3.          
   
4.             if(switch_in_buf/= switch_in)then
   
5.               switch_in_buf <=switch_in;
   
6.        end if;               
   
7.                          
   
8.             if(inst_in_buf/= inst_in)then
   
9.               inst_in_buf <=inst_in;
   
10.                  end if;
    
11.                                          
    
12.                 if(inst_in_buf ='0')then
    
13.                         if(pulse_state_buf /=pulse_state) then     
    
14.                                 in_data_state<=1;
    
15.             pulse_state  <=pulse_state_buf;
    
16.                                 pulse_test_buf <= NOT pulse_test_buf;
    
17.                                 number_save<=3;
    
18.                                 data_save(3)<=Count_get;
    
19.                            send_time<=0;
    
20.             end if;
    
21.                   end if;
    
22.                 if(inst_in_buf ='1')then         
    
23.                                 if(pulse_state2_buf /=pulse_state2) then
    
24.                                          in_data_state<=1;
    
25.                 pulse_state2  <=pulse_state2_buf;
    
26.                                          
    
27.                                           --fifo_test_buf<= NOT fifo_test_buf;
    
28.                                           number_save<=0;
    
29.                                           data_save(0)<=Count_get2(7 downto 0)&Count_get2(15 downto 8)&conv_std_logic_vector(1, 8)&save_in(7 downto 0);
    
30.                                           data_save(1)<=ad_in(7 downto 0)&ad_in(15 downto 8)& conv_std_logic_vector(2, 8)&save_in(7 downto 0);
    
31.                                           data_save(2)<=ad_in(23 downto 16)&ad_in(31 downto 24)& conv_std_logic_vector(3, 8)&save_in(7 downto 0);
    
32.                                           data_save(3)<=ad_in(39 downto 32)&ad_in(47 downto 40)& conv_std_logic_vector(4, 8)&save_in(7 downto 0);
    
33.                                        
    
34.                                      send_time<=0;
    
35.            end if;         
    
36.               end if;
    
37.    elsif(in_data_state = 1)then
    
38.                         send_time<=send_time+1;  
    
39.                         if(send_time =1) then
    
40.                                                 --  if f1_fi_wrusedw>=conv_std_logic_vector(2**AW-8,AW) then
    
41.                           if f1_fi_wrusedw>=conv_std_logic_vector(2**AW-128,AW) then
    
42.                         f1_wr_hfullbuf        <= act_on;
    
43.                 else
    
44.                         f1_wr_hfullbuf        <= act_off;
    
45.                 end if;
    
46.                          end if;          
    
47.                          
    
48.                    if(send_time >=2) then  
    
49.                                 if(inst_in_buf ='1') then
    
50.                                         if(switch_in_buf ='1')then
    
51.                                                 f1_wr_hfullbuf2<=act_off;
    
52.                                         else
    
53.                                                 f1_wr_hfullbuf2<=act_on;
    
54.                                          end if;
    
55.                                  else
    
56.                                         f1_wr_hfullbuf2<=act_off;
    
57.                                  end if;
    
58.                                                  
    
59.                                  f1_wr_hfull<=f1_wr_hfullbuf or f1_wr_hfullbuf2;
    
60.                                  send_time<=0;
    
61.                        wr_clock<='1';   
    
62.                                  in_data_state<=in_data_state + 1;
    
63.             end if;
    
64.    elsif(in_data_state = 2)then
    
65.                   send_time<=send_time+1;        
    
66.                   f1_fi_wrreq        <= act_off;
    
67.                   if(send_time >=1) then
    
68.                              if DATA_DIR_IN='0' and f1_wr_hfull=act_off then        --DATA_DIR_IN->0->EXT TO USB
    
69.                            f1_fi_wrreq        <= act_on;
    
70.                                      f1_fi_din         <= data_save(number_save);
    
71.                   end if;
    
72.                           number_save<=number_save+1;       
    
73.                           in_data_state<=in_data_state + 1;
    
74.                           send_time<=0;
    
75.                         end if;
    
76.    elsif(in_data_state = 3)then
    
77.                    send_time<=send_time+1;     
    
78.                          if(send_time >=1) then
    
79.                                 if(number_save <4)then
    
80.                                    in_data_state<= 1;
    
81.                                 else
    
82.                                            in_data_state<=0;
    
83.                                 end if;       
    
84.                                 send_time<=0;
    
85.                                  wr_clock<='0';
    
86.                                 fifo_test_buf<= NOT fifo_test_buf;
    
87.                          end if;
    
88.    else
    
89.           in_data_state<=0;
    
90.         end if;
    

复制代码

lixiaoxu186

sunrn123 发表于 2022-1-17 11:52
FPGA和MCU是不一样的
写FPGA程序的时候，首先要想到是在设计逻辑电路，是在设计硬件电路，他们的时序要理解 ...

感谢您的回复，您说的不是顺序执行我理解，不像单片机或者电脑顺序一行行的执行，通过仿真发现是这条语句没有得到执行         我觉得应该是 wye11083 这位大侠说的问题。

wye11083

lixiaoxu186 发表于 2022-1-17 16:16
您好，非常感谢您的指导。您说的if没有用同步信号是指？
我之前使用的时CASE ,发现有问题，改成if 问题仍 ...

你仔细查你的代码。if（）之类里面不能用到异步信号，这个要你自己查关联信号了。条件/分支等地方使用异步信号会导致状态丢失，我前面已经说的很清楚了。我不怎么用vhdl，所以你只能先自己仔细分析代码。

lixiaoxu186

wye11083 发表于 2022-1-17 17:19
你仔细查你的代码。if（）之类里面不能用到异步信号，这个要你自己查关联信号了。条件/分支等地方使用异 ...

嗯 好的 谢谢您

dukelec

sdc 約束通過沒？還有代碼對齊是最基本的。

lixiaoxu186

dukelec 发表于 2022-1-18 11:57
sdc 約束通過沒？還有代碼對齊是最基本的。

您好感谢您的答复。代码是没有对齐 ，没有做约束， ，学习的比较浅，也上网收了，建议做约束。我再学习研究下，怎么做下约束。

ackyee

编程思路一定要从C 语言中 调整过来   

gwj221

看一下生存的原理图 是不是被优化了。

qinxg

是不是没有复位语句.  所有信号都加复位, 不要省.
test bench文件写的详细些. 就算比源代码长好几倍也是值得的.

三年模拟

楼主的代码 if else 这么多，建议摒弃这么多

qinxg

仿真时把关键信号也添加进去呀, 如 inst_in_buf , pulse_state_buf ...

laciel666

代码太多了，建议把状态机跳转逻辑和输出逻辑分开写。而且连时序还是组合都看不出来，这别人没法回答你。