搜索
bottom↓
回复: 1

【已解决】ZYNQ 的EMIO 在 启动阶段 内部会被系统上拉,

[复制链接]

出0入66汤圆

发表于 2022-3-14 10:34:13 | 显示全部楼层 |阅读模式
本帖最后由 ackyee 于 2022-3-14 10:54 编辑

该GPIO 是用来驱动 LCD 背光的,这个信号连接到屏幕上接了个MOS 管控制LCD 背光的亮和暗

电路本身  在IO口 外部接了个  4.7k的下拉电阻
然后 zynq 的PL 端 对该EMIO 设置了 默认下拉模式

bank 电压是3.3v 的
main 函数里进去后第一件事就是  把IO 配置成输出 并且输出0V,  直接JTAG 下载没任何问题
但是当做了FSBL ,固化到 QSPI 后,   每次开机 都会有1S钟左右的 背光点亮,   实际测量得到    该GPIO 的电压是 0.58V ,已经达到了  MOS管的开启电压了


所以  这个GPIO 在初始化过程中   并不是输出高阻态 或者我PL端配置的下拉状态,而是内部上拉了,  根据电压推测 内部的上拉电阻应该在20K 附近 ,  


所以这个问题是我EDA软件的配置问题吗? 还是说我在FSBL 阶段也应该先初始化IO口的?


PS  最新尝试   main 函数里 进来 什么都不做 也不初始化GPIO,  这种情况下 IO口也是被内部默认上拉了 (和我的PL 端口让该IO下拉有冲突)

出0入66汤圆

 楼主| 发表于 2022-3-14 10:55:35 | 显示全部楼层
本帖最后由 ackyee 于 2022-3-14 11:03 编辑

傻缺了,  刚检查了下发现  拆了屏幕  这个电压就没了, 再检查,  买来的屏幕上MOS管的控制端竟然接了个上拉电阻  坑爹

拆了后一切正常
回帖提示: 反政府言论将被立即封锁ID 在按“提交”前,请自问一下:我这样表达会给举报吗,会给自己惹麻烦吗? 另外:尽量不要使用Mark、顶等没有意义的回复。不得大量使用大字体和彩色字。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子论坛 ( 公安交互式论坛备案:44190002001997 粤ICP备09047143号 )

GMT+8, 2022-6-26 19:27

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

快速回复 返回顶部 返回列表