ZYNQ 点LCD 改了一版电路串了电阻还是只能最低电流才能点亮 求助

ackyee

如题，
1. 这次LCD 转接板把所有的  信号线全部都 拉开了间距 大部分位置绝对远远大于  3W规则（并且 每两根信号线之间  有GND包裹，并且两端都有 VIA过孔），  
2. 电源也加了磁珠。     
3. 所有的信号线全部都在排针接口处串了33R的电阻
4. PCB 背面几乎是大块的 GND ，只有电源线穿插了一小段
感觉这样已经处理的非常好了吧



然后怪事还是遇到了 ：   


1. FPGA 跟  LCD 通讯的信号线  如果驱动强度保持 vivado默认的12ma  ，屏幕直接黑给你看的（和配置无关，配置I2C的时候 RGB信号不发送，并且I2C 最后一个ack 返回后，才发送  RGB信号）
2. FPGA 跟  LCD 通讯信号线    驱动强度改成最小的4ma    屏幕才给正常工作
3. 即使在FPGA 驱动强度改成4mil   并且所有的 IO都串电阻，满足3W规则的情况下    如果RGB 通讯给信号的过程中去发送I2C ，I2C仍然有概率没有ack返回

总不至于  屏幕的转接板也要做成4层板吧

wye11083

我从来都是这样布的，从来没有出过你这种问题。。你还是检查检查核心板吧，把IIC挪走。我估计你可能IIC拆到2对LVDS去了，刚好被旁边的SE信号搞死。。

ackyee

wye11083 发表于 2022-11-4 11:18
我从来都是这样布的，从来没有出过你这种问题。。你还是检查检查核心板吧，把IIC挪走。我估计你可能IIC拆 ...
(引用自2楼)

  问题是  RGB 不传输图像的时候  I2C 配置屏幕成功后 ，再输出RGB信号，   竟然也需要把电流调整到最低 才能  点亮屏幕 ，这个很迷，离了个大谱了，  最近调试的快怀疑人生了， 感觉已经快颠覆我这些年来做硬件的经验了

我一开始也是你这样画的，后来因为不成功 怀疑是 屏幕转接板的排线太长导致相互耦合干扰了，所以重新画了一版

另外你的  主IC 最下面打了这么大一个过孔 不担心漏锡么

三年模拟

嘉立创过孔赛树脂

wye11083

ackyee 发表于 2022-11-4 11:22
问题是  RGB 不传输图像的时候  I2C 配置屏幕成功后 ，再输出RGB信号，   竟然也需要把电流调整 ...
(引用自3楼)

qfn，大孔可以避免芯片流动。锡是能透到后面的。还可以帮助散热。。

你检查核心板吧。很可能是走的比较长的lvds，然后clk等等接的不同的lvds对，造成相互干扰。低频信号我通常都是这么走的，分组走一起，从来没遇到过你的问题，只有线特别长（30cm以上）遇到过不太稳定的情况。

狂羁青马

像素时钟多少，阻抗多少，电阻串源端了？

ackyee

狂羁青马 发表于 2022-11-4 14:53
像素时钟多少，阻抗多少，电阻串源端了？
(引用自6楼)

像素时钟30M   屏幕 手册也写30M ，    IO没特别做阻抗，  电阻串接在 转接板靠近 排针的源端了

狂羁青马

ackyee 发表于 2022-11-4 15:44
像素时钟30M   屏幕 手册也写30M ，    IO没特别做阻抗，  电阻串接在 转接板靠近 排针的源端了 ...
(引用自7楼)

30M这么低的像素时钟还真没走过，测量过接收端信号质量吗
走线没做阻抗？？不是IO
多长的走线，跟3W和串电阻基本没啥关系啊这么低的速率

ackyee

狂羁青马 发表于 2022-11-5 10:06
30M这么低的像素时钟还真没走过，测量过接收端信号质量吗
走线没做阻抗？？不是IO
多长的走线，跟3W和串 ...
(引用自8楼)

这么低的速率也不需要做阻抗呀