SPI从模式下NSS高电平时，MISO不是高阻抗吗？

zdg102 · 发表于 2022-11-11 10:44:51

目前用的GD32F103 ，测试好像在 SPI 从模式下NSS高电平时，MISO不是高阻抗的？ STM32 也是这样吗？如果要搞多个SPI从机岂不是没得搞？
我配置的是硬件NSS，全双工从模式。有没有大神知道原因的？

myiccdream · 发表于 2022-11-11 10:49:31

本帖最后由 myiccdream 于 2022-11-11 10:54 编辑

SPI协议是你说得那样，但是很多芯片这个地方都有BUG。
我就遇到过有的芯片CS为高聊，但是他把MISO 为强制拉到GND

zxq6 · 发表于 2022-11-11 11:21:28

STM32F303，SPI作为从机，MISO在SS=0的时候，仍然是推挽状态。很不好搞

modbus · 发表于 2022-11-11 12:24:57

所以 SPI 从模式我都没用NSS管脚功能，用3线SPI模式，用外部中断管脚当片选，下降沿打开MISO输出，上升沿关闭MISO输出。有些SPI从模式设计的NSS一次拉低只能传送1个字节，更难用。

zdg102 · 发表于 2022-11-11 13:06:59

modbus 发表于 2022-11-11 12:24
所以 SPI 从模式我都没用NSS管脚功能，用3线SPI模式，用外部中断管脚当片选，下降沿打开MISO输出，上升沿关 ...
(引用自4楼)

看来只能采用你的这种方式了，唉，蛋疼

阿莫论坛20周年了！感谢大家的支持与爱护！！