安陆例化多个FIFO，数据输出有问题，该怎么解决？

cay

用的是安陆EG4A这款器件，数据分别进入到8个FIFO,然后选择某一个FIFO的数据作为输出，发现固定某些FIFO的数据输出有问题。如果把这个FIFO的读使能以及FIFO的输出数据加入CWC波形文件，然后就正常了。这个应该是时序问题，但是已经把所有的时钟都约束了，并且没有报错，这个有何思路或者解决办法？
1.只是用1个FIFO把数据打出来是没有问题的，然后例化8个相同的就会出现问题。

wye11083

换软件试试。我用的比较稳定的有33666，以及5.0.5

cay

wye11083 发表于 2023-2-10 16:06
换软件试试。我用的比较稳定的有33666，以及5.0.5
(引用自2楼)

我现在用的就是5.0.5 ，太愁了，主要是加入信号到CWC文件就会变好，不加入信号就会出错。所以现在不知道是哪里出现问题。数据捉不到

wye11083

cay 发表于 2023-2-10 16:17
我现在用的就是5.0.5 ，太愁了，主要是加入信号到CWC文件就会变好，不加入信号就会出错。所以现在不知道 ...
(引用自3楼)

是异步的吗？听起来像端口output写成input被优化掉了。你看看系统资源占用对不对。

cay

wye11083 发表于 2023-2-10 16:30
是异步的吗？听起来像端口output写成input被优化掉了。你看看系统资源占用对不对。 ...
(引用自4楼)

是异步的，系统资源也是对的，就是有数据输出，但是DA输出的数据是错误的，如果是output写成input被优化掉了，那么应该是没有数据输出来吧。

wye11083

cay 发表于 2023-2-10 16:41
是异步的，系统资源也是对的，就是有数据输出，但是DA输出的数据是错误的，如果是output写成input被优化 ...
(引用自5楼)

优化掉输出00。看看输出时钟对不对。安路的io比较拉垮。

cay

wye11083 发表于 2023-2-10 16:48
优化掉输出00。看看输出时钟对不对。安路的io比较拉垮。
(引用自6楼)

我检查一下先。还有安陆的时序约束有何技巧不？发现在软件Timing Wizard,找到要约束的信号，也能够在在软件上添加到sdc文件中，但是编译工程的话，会通不过，一般会显示No pin match the pattern。

wye11083

cay 发表于 2023-2-10 17:08
我检查一下先。还有安陆的时序约束有何技巧不？发现在软件Timing Wizard,找到要约束的信号，也能够在在软 ...
(引用自7楼)

安路的ide不稳定，而且没办法快速测试。你找一下它生成的log文件，然后找start command，把命令行指令抠出来，直接调td_commandprompt程序执行，这个出错几率低些。